Запоминающее устройство с сохранением информации при отключении питания

, 1988. ОСУДАРСТВЕН 4 ЫИ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ СССР КОМУ СВИДЕТЕЛЬСТВУ(71) Белгородский технолтут строительных материмановд(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С СОХРАНЕНИЕМ ИНФОРМАЦИИ ПРИ ОТКЛЮЧЕНИИ ПИТАНИЯ(57) Изобретение относится к вычислительной технике и может быть использовано при построении устройства хранения и обработки цифровой информации, работающих на нижнем уровне АСУТП в условиях высокого уровня помех. Цель изобретения - повышение надежности устройства. Устройство содержит накопитель 1, переключатель 2, резервный источник питания 3, вход 4 обращения устройства, адресный вход 5, информационный вход 6, информационный выход 7, элемент развязки 8, вход 9 основного источника питания, пороговые элементы 10, 11, блок 12 дифференцирования, пороговый элемент 13, элемент И 16, фильтр 14 нижних частот, сумматор 15, блок 17 выделения огибающей, пороговый элемент 18. Поставленная цель достигается тем, что обращение к накопителю решается только при окончании переходного процесса по основной гармонике напряжения источника питания и при отсутствии импульсных помех большой амплитуды, 9 ил.Изобретение относится к вычислительной технике и может быть использовано припостроении высоконадежных устройствхранения и обработки цифровой информации, работающих на нижнем уровне АСУТПв условиях высокого уровня помех, Цельизобретения - повышение надежности хранения информации,На фиг.1 показана структурная схемаустройства; на фиг.2 - зависимости от времени напряжения источника питания, сигнаяа разблокировки накопителя дляизвестного устройства сигнала разблокировки накопителя, приложенного к управляющему входу переключателя, дляпредлагаемого устройства; на фиг.3 - отвремени напряжения источника питания вслучае больших импульсных помех, сигналана выходе сумматора, сигнала на выходеблока выделения огибающей, сигнала навыходе четвертого порогового элемента; нафиг.4 - резервный источник питаниянафиг. 5 - схема блока питания устройства нафиг,6 - статистическая характеристикатретьего порогового элемента; на фиг. 7 -зависимость ат времени напряжения питания (Оп 1) операционных усилителей и напряжения основного источника питания (Оп 2);на фиг,8 - логарифмическая амплитудна-частотная характеристика блока дифференцирования; на фиг,9 - принципиальная схемаи выбор постоянных времени блока дифференцирования.Устройство содержит накопитель 1, переключатель 2, резервный источник 3 питания, вход 4 обращения, адресный вход 5,информационный вход 6, информационныйвыход 7, элемент развязки 8, вход 9 основного источника питания, пороГовые элементы 10 и 11, блок 12 дифференцирования,пороговый элемент 13, фильтр 14 нижнихчастот, сумматор 15, элемент И 16, блок 17выделения огибающей и пороговый элемент 18, подключенный своим выходом кчетвертому входу элемента И.Устройство работает следующим образом.Пороговые элементы 10, 11, 13 сравнивают напряжения, подаваемые на их входы,с опорными уровнями напряжений, задаваемыми при настройке системы.Если напряжение основного источникапитания на входе 9 меньше Опор 1(фиг.2 а),тона выходе порогового элемента 10 поддерживается низкий уровень напряжения "0", апри превышении входным напряжениемОп 0 р 1 выход порогового элемента 10 устанавливается в состояние с высоким уровнемнапряжения "1", Если выходное напряжение пороговых элементов 11 и 13 меньше опорных уровней для 11 порогового элемента это Оп 0 р 2 (фиг.2 а), та на их входахподдерживается уровень "1", а если больше, то уровень "0",5 В автономном режиме, когда отсутствует напряжение асновнога источника 9, выход порогового элемента 10 находится всостоянии низкого уровня "0" и, следовательно, на выходе элемента И 16 поддержи 10 вается состояние "0". Переключатель 2 притаком состоянии управляющего входа коммутирует на вход блокировки накопителя 1сигнал высокого уровня с резервного источника 3 питания. Происходит хранение запи 15 санной в накопителе информации, причемобращение к нему заблокировано.Резервный источник 3 питания имеетспециальную конструкцию, позволяющуюподключать ега вьход непосредственно к20 одному из выводов элемента развязки. Этоизвестное техническое решение заключающееся в там, что последовательно с резервным источникам обычно включаюттокоограничивающее сап ративление25 (фиг,4 а). Поскольку резервные источникиобычна выполняют в виде низковольтныхаккумуляторов, то величина сопротивлениявыбирается из условия протекания небольшого зарядного тока через аккумулятор при30 работе от основного источника.В режиме резервного питания запоминающее устройства находится в режимехранения, при этом па техническим условиям допускается работа при пониженном на 35 пряжении питания для уменьшенияпотребляемой мощности, поэтому напряжение основного источника питания принципиальна больше напряжения резервногоисточника. Исходя из этого, когда элемент40 развязки 8 открыт напряжением основногоисточника, резервный источник находится врежиме подэаряда. При переходе на резервное питание падение напряжения на сопротивлении безусловно приводит к45 уменьшению напряжения питания, на таккак потребляемый накопителем 1 так в режиме хранения весьма мал, эта уменьшениепренебрежимо мало па сравнению с напряжением резервного источника, Кроме того,50 резервный источник может содержать ираздел ител ьны й диод фиг.4 б).При переклачении на основной источник напряжение последнего (Опп) в силуинерционности нагрузки будет постепенно55 нарастать, причем в общем случае будет носить калебательный характер фиг, 2 а). Придостижении на выходе основного источникауровня Опор 1(фиг. 2 а), при катарам срабатывает первый пороговый элемент 10, на выходе последнего вырабатывается сигналвысокого уровня "1", который поступает напервый вход элемента И 16. При этом имеетместо условиеО О (1)где Опцп - . текущее значение напряжения основного источника питания, причемОпор 1 Оном (фиг.2 а);,Оном - номинальное напряжение источника питания (фиг. 2 а),При снижении напряжения на выходе 10основного источника питания до уровняЧпор 2 (фиг.2 а), при котором срабатывает пороговый элемент 11, на выходе последнеговырабатывается сигнал высокого уровйя"1", который поступает на второй вход элемента И 16. При этом имеет место условиеОпцвОпор 2 (2)где Опоп - текущее значение напряженияосновного источника питания, причемОпор 2Оном (фиг,2 а); 20Оном - номинальное напряжение основного источника питания (фиг.2 а),Пороговый элемент 13 формирует насвоем выходе сигнал высокого уровня "1"при условии, что напряжение на его входе 25Опэ меньше заданного Оп.э., а посколькувходное напряжение порогового элемента13 является. выходным напряжением блока12 дифференцирования, то выполняется условие 30О -п.э.тгде ОД,э, - напряжение на входе порогового элемента 13;о Опоа 35- скорость изменения напрягжения на выходе основного источника питания.Таким образом, пороговый элемент 13 сравнивает с опорным уровнем напряже ние, пропорциональное скорости изменения напряжения на выводе основного источника питания. При этом опорный уроовень Оп.э., выбирается из условияОпэ = , (3)задО Опцвгде заданная скорость изменениябтОпор, выбираемая из условия, что переход ный .процесс приблизился к своему установившемуся значению настолько, что его можно Считать завершенным.В конечном итоге на выходе порогового элемента 13 будет поддерживаться уровень 55 "1" при выполнении условия бОпцабО Для этого статическая характеристика порогового элемента 13 должна иметь вид, как показано на фиг,6.Пороговые элементы 10, 11, 13, 18 выполняются обычно на операционных усилителях, которые питаются двухполярным напряжением + (12-15) В. Запоминающие устройства с автономным питанием изготавливают обычно на интегральных микросхемах КМОП структуры для обеспечения низкого энергопотребления в режиме хранения. Питание КМОП микросхем памяти лежит в пределах (3-10) В. Исходя иэ этого, напряжение основного источника питания всегда меньше напряжения питания компараторов, но подаются эти напряжения от одного блока питания (на принципиальных схемах питания операционных усилителей обычно не указывается)Такие блоки питания известны (фиг.5), Отсюда следует воз- МОжНОСтЬ РЕаЛИЗаЦИИ УРОВНЯ ПОРОГа (Опор 2) выше напряжения основного источника питания 9 (Оном), (например, фиг, 2 а; За).В момент включения блока питания переходные процессы имеют место как на выходе основного источника питания (Оп 1), так и на выходе источника питания операционных усилителей (фиг.7), но на процесс сравнения такие процессы влияния не оказывают, так как находятся за уровнем ПОрОГа СраВНЕНИя Опор 2. К тОМу жЕ ОПЕрацИ- онные усилители имеют внутренние схемы стабилизации.Для того, чтобы при дифференцировании напряжения переходного процесса не было ложных срабатываний от высокочастотных импульсных помех малой амплитуды, обычно присутствующих в реальных системах, передаточная функция В/(Я) блока дифференцирования может быть выбрана следующим образом:З Т 1+1 т т ((т ы+1)(т в+1)где Т 1 - постоянная времени дифференцирорания, выбираемая из быстродействия переходного процесса;Т 2 - постоянная времени, выбираемая из максимально возможной скорости переходного процесса и ограничивающая верхнюю частоту дифференцирующего элемента;Тз - постоянная времени интегрирования, выбираемая из условия максимального подавления высокочастотных помех, и зависит от спектральных характеристик помехи;Я - оператор Лапласа.Выбор постоянных времени Т 1, Т 2, Тз поясняется графиком(фиг,8), на котором показана логарифмическая амплитудно-час 1615809тотная характеристика блока дифференцирования и показана область, в которой расположен спектр высокочастотных помех; Одна из возможных схем блока дифференцирования приведена на фиг.9.Как уже отмечалось, блокировка накопителя известного устройства при восстановлении питания после сбоя происходит в момент окончания переходного процесса на выводе основного источника питания, который определяется по производной основной гармоники питающего напряжения, Именно для этого в известном устройстве в блок 12 дифференцирования введен фильтр нижних частот. Он позволяет избежать ложной блокировки накопителя при незначительных помехах (шумах) на шине питания, так как высокочастотные составляющие напряжения сильно влияют на величину производной, анализируемую устойством. Но с другой стороны анализ только основной гармоники напряжения питания приводит к тому, что импульсная помеха большой амплитуды не будет анализироваться устройством, а это значит, что накопитель не будет заблокирован в этот момент, что может привести к искажению хранимой информации.Для обеспечения надежного храненияинформации в условиях сильных импульсных помех в устройстве введен канал анализа импульсной составляющей на элементах 14, 15, 17, 18. Сигнал разблокировки накопитателя формируется на выходе элемента И 16 только тогда, когда будут вы пол нены условия (1), 2) и 4) и величина импульсной помехи Оп 0 м будет меньше заранее заданного порогового значения. При этом на всех входах элемента И 16 будут присутствовать уровни "Лог.1". На первых трех входах уровень "Лог.1" формируется описанным образом, а на четвертом входе - после функционального преобразования, заключающегося в выделении основной гармоники напряжения переходного процесса на выходе основного источника питания фильтром 14 нижних частот, вычитании ее из полного напряжения переходного процесса сумматором 15 (фиг. Зб) выделении огибающей блоком выделения огибающей 17 (фиг, Зв) и сравнении выходного сигнала блока 17 " с опорным уровнем на пороговом элементе 18. Величина опорного уровня определяется экспериментально из минимально возможной допустимой импульсной помехи, Выходной сигнал порогового элемента 18 (фиг, Зг) таким образом будет равен "Лог.О" . во время действия пачки импульсов помехи и равен "1" при уровнях помех ниже порогового значения, Блок выделения огибающей представляет собой стандартное решение, котороеможно реализовать в виде последовательного соединения нелинейного элемента и5 фильтра нижних частот, настроенного на вероятную частотную область помех,Напряжение срабатывания первого ивторого пороговых элементов Оп 0 р 1 и Оп 0 Р 2выбираются исходя из максимально допу 10 стимого отклонения напряжения основногоисточника питания Опп от номинальногонапряжения питания Ономпри котором ещене происходит искажения хранимой инфор-.мации,15.Формула изобретения 20 содержащее накопитель, элемент развязки, первый, второй и третий пороговые элеменренцирования и резервный источник питания, выход которого подключен к входу питания накопителя, первому информационному входу переключателя и выходу элемента развязки, вход которого является входом основного питания устройства и подключен к входам первого и второго пороговых элементов и входу блока дифференцирования, выход которого подключен к входу третьего порогового элемента, выход которого подключен к первому входу элемента И, второй и третий входы которого подключены к выходам соответственно второго и первого пороговых элементов, выход элемента И подключен к управляющему входу переключателя, второй информационный вход которого является входом обращения устройства, выход переключателя подключен к входу блокировки накопителя, адресный и информационный входы и информационный выход которого являются соответственно адресным и информационными входами и информационным выходом устройства, отл ич а ю ще ес л тем, что, с целью повышения надежности устройства, оно содержит фильтр нижних частот, сумматор, четвертый пороговый элемент и блок выделения огибающей, выход которого подключен к входу четвертого порогового элемента, выход которого подключен к четвертому входу элемента И, вход блока выделения огибающей подключен к выходу сумматора, инвертирующий вход которого подключен к выходу фильтра нижних частот, неинвертирующий вход сумматора подключен к входу блока дифференцирования и входу фильтра нижних частот. 25 30 35 40 45 50 55 Запоминающее устройство с сохранением информации при отключении питания,ты, элемент И, переключатель, блок диффе1615809 испюе резер ИЮ ОСи 0 ЯЮ ислочюкЬ 2 фа пил/"г Т Ь+ ор Л.Зайцева М.МаксиМишинец К аказ 3993 Тирвж 486 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ С 113035, Москвэ, Ж-ЗЬ, Раущская наб., 4/5 10 но-издательский комбинат "Патент", г. Ужгород, ул. Гага Произв Составитель С.Щустенкоехред М,Моргентал- с81 +Я 2