Запоминающее устройство с контролем

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 5 6 11 С 29/00 ГОСУДАРСТВЕННЫЙПО ИЗОБРЕТЕНИЯМПРИ ГКНТ СССР МИТЕТОТКРЫТИЯМ 1с. ьздД ДД,або Н А К АВТОРСКО ВИДЕТЕЛ ЬС ах, осуществляющих рование эапоминаюлью изобретения явройства. Устройство регистр, накопитель, ок управления, элетриггер, Цель изобретем, что в режиме ошибок в устройстве раздельной записи в онтрольные разряды нформационных вхоГЕ 4, рис, 13,5.детельство СССР11 С 29/00, 1983.ЮЩЕЕ УСТРОЙС хо жность дио и аде РВ относится к вычислег быть применен ль ИСАНИЕ ИЗО(57) Изобретениеной технике и мо Изобретение относится к вычислительной технике и может быть применено в вычислительных системах, осуществляющих контроль и диагностирование запоминающих устройств.Целью изобретения является упрощение устройства.На фиг. 1 приведена структурная схема запоминающего устройства с контролем; на фиг. 2 - схема блока управления,Устройство (фиг. 1) содержит коммутатор 1, регистр 2, накопитель 3, блок 4 кодирования, блок 5 управления, элемент И 6, дешифратор 7, триггер 8. Регистр 2 содержит группу информационных разрядов (ИР) 9 и группу контрольных разрядов (КР) 10. Накопитель 3 состоит из двух частей: информационной 11 и контрольной 12. Устройство также содержит информационные выходы 13 и входы 14, управляющие входы 15 и вход 16 диагностирования. Блок 5 управления фиг, 2) содержит генератор 17 импульсов, счетчик 18, дешифратор 19, группу элемен 1 ов И 20-23, элемент НЕ 24., .Й 21624535 А 1 числительных систем контроль и диагности щих устройств (ЗУ). Це ляется упрощение уст содержит коммутатор, блок кодирования, бл мент И, дешифратор и тения достигается диагностики имитация осуществляется путем информационные и к накопителя данных с и дов ЗУ, 2 ил. На вход 15,1 поступает сигнал обращея, а на вход 15,2 - сигнал кода операции " - режим записи, "0" - режим чтения), а вход 15,3 - сигнал блокировки коррекции,Предполагается, что в устройстве реализован корректирующий код, например код Хэмминга, обнаруживающий двойные и исправляющий одиночные ошибки.Устройство работает следующим обрасигнала обращения ре находятся в нулевом р 8 - в единичном.и информационные развыхода блока 5 (выход з коммутатор 1 поступас его выхода - на вход накопителя 3 (часть 11). локе 4 кодирования из нтрольные разряды, коа вход контрольного на), По сигналу записи, хода блока 5 (выход элеПри отсутствиигистр 2 и счетчиксостоянии, а триггеВ режиме записряды по сигналу сэлемента И 20) череют на регистр 2 иинформационногоОдновременно в бних формируются которые поступают нкопителя 3 (частьпоступающему с вымента И 22) непосредственно на часть 11 накопителя и через элемент И 6 на часть 12 накопителя, происходит запись контрольных и информационных разрядов в накопитель 3.В режиме чтения с выхода накопителя 3 информационные разряды по сигналу с выхода блока 5 (выход элемента И 21) через коммутатор 1, а контрольные разряды - непосредственно поступают на регистр 2.По считанным ИР в блоке 4 кодирования формируются новые контрольные разряды и сравниваются со считанными иэ накопителя 3 разрядами 10. При наличии одиночной ошибки с выхода блока 4 кодирования на блок 5 управления поступает единичный сигнал, на дешифратор 7 ( с выхода элемента 23) выдается сигнал разрешения коррекции и по синдрому. поступающему с выхода блока 4 кодирования, дешифратор 7 производит коррекцию неисправного разряда, На выход 13 устройства поступает правильная информация. При отсутствии ошибки или наличии четных ошибок коррекция не производится и информация на выход 13 поступает без изменения.В режиме диагностирования сначала проверяются и устраняются неисправности накопителя 3 (часть 11) с помощью записи и считывания в него информации по известным тестам. При этом для выявления всех ошибок части 11 накопителя 3 в режиме чтения блокируется работа дешифратора (на вход 15.3 блока управления 5 поступает нулевой потенциал). После этого производится диагностирование контрольной части 12 накопителя, где, например, при применении кода Хэмминга, могут быть одиночные или двойные ошибки.По информационным разрядам, поступающим на регистр 2, на выходе блока 4 кодирования задается тестовая информация и записывается в накопитель 12.Затем триггер 8 устанавливается в нулевое состояние и запрещается поступление сигнала записи через элемент 6 на часть 12 накопителя.На регистр 2 через коммутатор 1 передается предыдущая информация с одним инверсным разрядом и записывается в часть 11 накопителя 3. Контрольные разряды в части 12 накопителя 3 не изменяются, так как запись в контрольную часть накопителя 3 запрещена.Таким образом, в части 11 накопителя имитируется ошибка. Производится чтение и прием ИР и КР на регистр 2. В блоке 4 кодирования формируется новый контрольный код для информации с одной ошибкой и сравнивается со считанным из контроль 5 10 15 20 25 30 35 40 45 50 55 ной части 12 накопителя, Если в контрольной части 12 накопителя отсутствует ошибка, то по синдрому, сформированному навыходе блока 4 кодирования, на регистре 2информация исправляется и передается впроцессор, где сравнение с информацией содной ошибкой указывает на отсутствиеошибки в части 12 накопителя. Если в нейимеется двойная ошибка, то в целом на регистре 2 будут три ошибки и на выходе блока4 кодирования появляется синдром, который определяется из выраженияЯкор = ЯИР 1 Г+ ЯКР 1+ЯКР 2,где Якор, - синдром коррекции;ЯиР 1 - синдром одной имитированнойошибки;ЯКР 1 - синдром первого неисправногоКР;Якр 2 - синдром второго неисправногоКР;Ю+ - знак сложения по модулю два.Так как для кода Хэмминга коррекциювызывают не только одиночные, но и тройные (и все нечетные) ошибки, то по Якор, нарегистре 2 будет инвертирован (скорректирован) разряд, отличный от разряда введенной ошибки, и в процессор будет передано .содержимое регистра 2 с двумя ошибками,Так как Яир 1 заранее известно, то в процессоре определяется суммарный синдромдвух ошибок КР из выраженияИКР = ЯКР 1 ЖБКР 2 = Якор 1.+ЯИР 1Так как сумма синдромов любых двух КРотлична от суммы синдромов любых другихи заранее известны синдромы всех КР, то поИкр ОДНОЭНаЧНО ОПРЕДЕЛЯЮТСЯ ЯКР 1 И ЯКР 2.Если в накопителе имеется одиночнаяошибка, то на регистре 2 будут две ошибки,но так как для кода Хэмминга запрещаетсякоррекция (искажение) информации причетных ошибках, то из блока 4 кодированияв блок 5 будет поступать нулевой сигнал и впроцессор будет передана информация содной (имитированной) ошибкой, что является признаком наличия в части 12 накопителя одиночной ошибки,Тогда триггер 8 устанавливается в нулевое состояние и в части 11 накопителя указанным выше способом имитируетсядвойная ошибкаПосле чтения информации на регистре2 получаются три ошибки - две имитированные и одна часть 12 накопителя. Тогда такжевызывается коррекция разряда, отличногоот имитированных по синдромуЯкор. фф ЯИР 1+)5 ИР 29 ЯКРгде ЯиР 2 - синдром второй имитированнойошибки.Таким образом, в этом случае в процессор выдается информация с тремя. ошибка1624535 Фиг. ми, по которой определяется синдром скорректированного разряда. Так как синдромы имитированных ошибок заранее известны, то синдром неисправного КР определяется по выражениюЯКР 1 = )кор 6 )ИР 1(+. ЯИР 2,Для обеспечения полной проверки части 12 накопителя (доступности искаженного разряда для процессора) номера имитируемых разрядов выбираются таким образом, чтобы при имитации одиночных ошибок выполнялось неравенствоЯиР 195 кР 1+" ЯкргЯр),а при имитации двойных ошибок - неравенствоЯиР 1 Р )иР 2(+ ЯКР 1, Имре,где Ьр 1 - синдром любого КР. формула изобретения Запоминающее устройство с контролем. содержащее дешифратор, блок управления, первый, второй и третий входы которого являются входами обращения, записи-считывания и блокировки коррекции устройства, коммутатор, управляющий вход которого соединен с первым выходом блока управления, второй выход которого подключен к входу записи информационных разрядов накопителя, выходы контрольных разрядов которого соединены с информационными входами первой группы регистра, выходы первой и второй групп которого подключены к входам блока кодирова ия, третий выход блока управления соединен с установочным входом регистра, о т л и ч а ющ е е с я тем, что, с целью упрощения устройства, в него введены триггер и эле мент И, причем первый вход триггера является входом диагностики устройства, а второй вход подключен к третьему выходу блока управления, четвертый выход которого соединен с управляющим входом дешиф ратора, информационные входы которогоподключены к выходам группы блока кодирования и входам контрольных разрядов накопителя, выходы информационных разрядов которого соединены с информаци онными входами первой группы коммутатора, информационные входы второй группы которого являются информационными входами устройства, а выходы подключены к информационным входам второй группы ре гистра счетные входы которого соединены свыходами дешифратора, выходы второй группы регистра являются выходами устройства и подключены к входам информационных разрядов накопителя, вход записи 25 контрольных разрядов которого соединен свыходом элемента И, первый и второй входы которого подключены соответственно к второму выходу блока управления и выходу триггера, первый выход блока кодирования ЗО соединен с четв ргым входом дешифратора, второи выход блока кодирования соединен с входом задания режима блока управления.1624535 Составитель О.Иса Техред М.Моргента Редактор Л,Веселовская л Корректор И,Му Проиэводственно-издагельский комбинат "Патент", г. Ужгород, ул,Гагарина, 10 Закаэ 195 Тираж Подписное ВНИИПИ Государственного комитета по иэобретениям и открытиям при ГКНТ ССС 113035, Москва, Ж, Раушская наб., 4/5