Элемент памяти

(19) 111) 00 150 4 С 11 С 11/4 ПИСАНИЕ ИЗОБРЕТЕНВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ(57) Изобретение относится к област вычислительной техникир в частности к запоминающим устройствам,и может быть использовано при построении полупроводниковых оперативных запоминающих устройств . Цель изобретения - снижение потребляемой мощности достигается тем, что в элементпамяти, содержащий первый и второйзапоминающие МДП-транзисторы, первый и второй нагрузочные МДП-транзисторы, первый и второй ключевыеМДП-транзисторы. разрядные шины,адресную шину, шину питания и шинунулевого потенциала, введены ограничительные элементы, выводы которых подключены соответственно к истокам и к стокам нагрузочных МДПтранзисторов. При этом ограничительные элементы могут бьггь выполненыили на резисторах или на диодахШоттки. Это позволило в несколькораз снизить потребляемую мощность.2 з.п.й-лы, 2 ил.Изобретение относится к вычислительной технике, в частности к запоминающим устройствам, и может бытьиспользовано для построения полупроводниковых оперативных запоминаюгдих устройств.Целью изобретения являетс я снижение потребляемой мощности элементапамяти.На Фиг.1 изображен предложенныйэлемент памяти с ограничительнымиэлементами, выполненными на резисторах; на Аиг.2 - то же, с ограничительными элементами, выполненными надиодах Шоттки.Элемент памятиАиг.1) содержитзапоминающие МДП-транзисторы 1 и 2,ггагрузочпые,ЦП-транзисторы 3 и 4,ключевые МДП-транзисторы 5 и 6, адресную шину 7, разрядные шины 8 и 9,ограничительные элементы на резисторах 1 О и 11, паразитные емкости 12и 13, шилу 14 питания и шину 15 нулевого потенциала.Аналогичные элементьг содержатэлемент памяти (г 1 иг,2), на которомдиоды Иоттки обозначены позициями10 и 11.Предложенный элемент памяти работает следующим образом.В режиме хранения на адреснуюшипу 7 подается запоминающий потенциал напргмер, нулевой), которыйзакрьигает нагрузочпые транзисторы 3и 4 и ключевые транзисторы 5 и 6.Схема элемента памяти при этом изолируется от разрядных шин 8 и 9. Призакрытом транзисторе 1 и открытомтрапзисторе 2 паразитная емкость 2разряжена через открытый транзистор2, ггаразитная емкость 13 заряжена.Паразитные емкости сформированысоответственно между затворами и,истоками транзисторов 1 и 2,При открытом транзисторе 1 и закрытом транзисторе 2 паразитная емкость 13 разряжена, а паразитцал емкость 12 заряжена, Потенциал точкиА, необходимый для поддержания в открытом состоянии транзистора 1, аследовательно, и заряд емкости 12поддерживается с помощью утечек трап.зистора 4 через резистор 11 (фиг.1)и через диод 1 г 1 оттки фиг,2), Потребляемая мощность элемента памяти вэтом состоянии практически будет определяться величиной сопротивленилрезистора 10. Величины сопротивлений 5 О 5 20 25 30 35 40 45 50 55 резисторов 10 и 11 должны быть менее, чем сопротивления закрытых транзисторов 1,2 и 5. Потребляемая мощность элемента памяти в режиме хранения 1Е К , где Е - величина папоряжения питания, К, - величина сопротивления резистора К 10 или диода Иоттки 10. При записи логической единицы одновременно подаются отрицательный потенциал на адресную шину 7 и положительный потенциал на разрядную шину 8. В этом случае транзистор 5 открывается и положительный потенциал разрядной шины подается на сток транзистораи на затвор транзистора 2, который закрывается. Одновременно с транзистором 5 открывается и транзистор 3. Чтобы обеспечить запирание транзистора 2 необходимо еще обеспечить, чтобы транзисторы 3 и 4 имели бы в открытом состоянии намного большее сопротивление, чем транзисторы 1 и 2. При запирании транзистора 2 открывается транзистор 1 и на его стоке устанавливается положительный потенциал, равный потенциалу на адресной шине 7.При записи логического нуля одновременно с отрицательным потенциалом на шине 7 поступает потенциал установки нуля по разрядной шине 9. При этом оказывается открытым транзистор 6 и положительный потенциал с разрядной шины 9 подается на затвор транзистора 1, что приведет к его запиранию и отпиранию транзистора 2.Считывание информации с элемента памяти осуществляется при подаче только одного отрицательного потенциала на шину 7, При этом в процессе считывания потенциалы в точках А и Б значительно не меняются, так как одновременно с транзисторами 5 и 6 открываготсл транзисторы 3 и 4, а ток, протекающий через них от источника питания (не показан), поддерживает соответствугощие уровни потенциалов в этих точках. При использовании о -канальных МДП-транзисторов потенциалы на разрядных шинах, на адресной шине, на .шинах питания и нулевого потенциала по полярности противоположны соответствующим потенциалам функционирования элемента памяти, описанного вьшге. Потребляемая мощность предложенного элемента памяти в несколько раз ниже, чем у прототипа, принятого за базовый объект,Заказ 6482/50 . Тираж 543 Подписное ВНИИПИГосударственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д.4/5Производственно-полиграАическое предприятие, г.ужгород,ул. Проектная, 4 формула изобретения 1.Элемент памяти, содержащий первый и второй запоминающие МДП-транзисторы, первый и второй нагрузочные МДП-транзисторы и первый и второй ключевые МДП-транзисторы. причем стоки первых МДП-транзисторов подключены к затвору второго запоминающего ЬЩП-транзистора, стоки вторых МДП-транзисторов соединены с затвором первого запоминающего МДП-транзистора, истоки нагрузочных МДП- транзисторов подключены к шине питания, а истоки запоминающих МДП-транзисторов - к шине нулевого потенциала, затворы нагрузочных и ключевых МДП-транзисторов соединены с адресной шиной, истоки первого и второго ключевых МДП-транзисторов соединены с первой и второй разрядными, шинами соответственно, о т л и ч а ю щ и й с я тем, что, с целью снижения по требляемой мощности элемента памяти,в него введены первый и второй ограничительные элементы, выполненные на резисторах, одни выводы которых подключены к истокам, а другие - к 10 стокам соответствующих нагрузочныхтранзисторов.2. Элемент по п.1, о т л и ч а ющ и й с я тем, что ограничительные элементы выполнены на основе диодов 5 Шоттки.3. Элемент по п.1, о т л и ч а ющ и й с я тем, что ограничительные элементы выполнены на высокоомных