Устройство управления для доменной памяти

СОЮЗ СОВЕТСНИХОЦИАЛИСТИЧЕСНИКРЕСПУБЛИН ае а 4 с 11 С 111 ОПИСАН БРЕТЕНИ щения в выходно ных регформироли вращходами борок ены с ия, в упост ионно числа, элемент ла. И быстр аще в выходи ронных з телей вр маскиров регистро тающих м микросбо ные разр ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Московский ордена Ленина и ордена Октябрьской Революции энергети ческий институт(54) УСТРОЙСТВО УПРАВЛЕНИЯ ДЛЯ ДОМЕННОЙ ПАМЯТИ(57) Изобретение относится к вычислительной технике, в частности кустройствам управления для памяти,и может быть использовано в запоминающих устройствах на цилиндрическихмагнитных доменах (ЦМД ) для обходадефектных и .избыточных информационных регистров при параллельной рабо-те нескольких накопителей с ЦМД призаписи и считывании данных. Цельюизобретения является повышение быст,родействия устройства путем соЮраемени формирования слова в м регистре числа при совмещеты нескольких накопителей с зличным расположением дефектстров, Устройство содержит атели записи и формироватеющегося магнитного поля, выодключаемые к входам микроЦМД, выходы которых соедиходами усилителей считывадной регистр числа, блок понной памяти, регистры позикода, триггеры, регистры группы элементов И, группуов ИЛИ, элемент НЕ, группу ов НЕ, выходной регистр чисбретення позволяет повысить ействие устройства за счет соя времени формирования словаом регистре числа при синхапуске и останове формироваащающегося магнитного поля ианни одинакового количествав во всех параллельно рабоикросборках с ЦМД. При этом й иэ параллельно работающихрок с ЦМД хранятся одноименяды всех слов. 1 ил.5 О 5 20 25 30 35 40 Изобретение относится к вычислительной технике,в частности к устройствам унравления для памяти, и может быть использовано в запоминающихустройствах на цилиндрических магнитных доменах (ЦМД) для обхода дефектных и избыточных информационных регистров при параллельной работе нескольких накопителей с ЦМД при записи и считывании данных,Целью изобретения является повышение быстродействия устройства путем сокращения времени формирования.слова в выходном регистре числа присовмещении работы нескольких накопителей с ЦЩ с различным расположением дефектных регистров,На чертеже представлена функциональная схема устройства управлениядля доменной памяти.Устройство управления для доменной памяти содержит формирователи 1записи и формирователи 2 вращающегося магнитного ноля, выходы которыхподключаются ко входам микросборок3 с ЦМД, выходы которых соединеныс входами усилителей ч считывания,входной регистр 5 числа, блок 6 полупостоянной памяти, регистры 7 позиционного кода, триггеры 8, регистры 9 числа, первую группу элементовИ 10, вторую группу элементов И 11,третью группу элементов И 12, четвертую группу элементов И 13, пятуюгруппу элементов И 14, группу элементов ИЛИ 15, элемент НЕ 16, группу элементов НЕ 17, выходной регистр18 числа.Показаны также кодовая шина 19"Выдача", кодовая шина 24 установки 0 ф 1Показаны также (1,21 с+1)-разряды регистров 7 позиционного кода,где 1 - число маскируемых дефектныхи избыточных регистров в каждом изнакопителей 3 с ЦМД, причем 1)младший, ф+1)-старший разряды;(1. Б)-разряды регистров 9 числа,где (1) - младший, (Я) - старший разряды, причем количество используемых регистров в каждом из накопителей с ЦМД равно (Ю) . Устройство работает следующим Образом. Осуществляется прием М-разрядного числа во входной регистр 5 числа из других функциональных блоков ЭВМ при наличии разрешающего потенциала на кодовой шине 22 "Прием", запись числа в микросборки 3 с ЦМД, считывание М-разрядных чисел из накопителя и выдача их в выходной регистр 18 числа при наличии разрешающего потенциала на кодовой шине 23 "Выдача", из регистра 18 число может поступать в другие Функциональные блоки ЗВМ.На кодовую шину 21 такта поступают синхроимпульсы с частотой продвижения ЦМД в накопителе (частотой вращающегося магнитного поля).При установке разрешающего потенциала (логической 1") на кодовой шине 24 установки 0" обнуляются входной регистр 5 и выходной регистр 18 числа, регистры 9 числа, заносятся "1" в младшие разряды регистровпозиционного кода, обеспечивается считывание информации из блока 6 полупостоянной памяти с начального адреса. Информационная емкость блока 6 памяти составляет М х (Н+1) бит, При считывании логической "1" из бло- ка 6 памяти по соответствующему выходу соответствующий регистр соответствующей микросборки воспринимаетсякак годный не маскируется, и в данную позицию осуществляется записьили информация о данной позиции воспринимается при считывании иэ накопителя с ЦМД, При считывании логического "О" ,из блока 6 памяти по соответствуощему выходу соответствующийрегистр накопителя с ЩЩ маскируется: при записи информация сюда же заносится; при считывании из накопителя не воспринимается (не заносится в регистры 9 числа). Количество разрядов (1+1) регистров 7 позиционного кода на 1 больше числа маскируемых регистров накопителя, Количество разрядов И регистров 9 числа на 1 больше числа используемых регистров в каждом из накопителей с ЦМД, поскольку сдвиг содержимого регистров 9 осуществляется впромежутках между подачей синхроимпульсов на кодовую шину 21 такта как при записи, так и при считывании данных из микросборок 3 с ЦМД,При записи информации в накопители с ЦМД на кодовой шине 19 "Запись" устанавливается,разрешающий потен265856 4чии разрешающего потенциала на кодовой шине 21 такта на выходе соответствующего элемента И 10 появляется разрешающий потенциал и происходит 5 сдвиг "1" из разряда (1) соответству 1 О Первое М-разрядное слово в режиме записи заносится иэ регистра 5 в старшие разряды (Б) регистров 9 числа, поскольку логическая "1" находит ся в младших (11 разрядах регистров 7 позиционного кода, С приходом синхроимпульса на кодовую шину 21 такта из блока 6 полупостоянной памяти считывается М-разрядное слово. Логическиев его разрядах переводят соответствующие триггеры 8 в единичное состояние, если же считан логический 0, то соответствующий триггер 8 остается в нулевом состоянии. Если соответствующий триггер 8 находится в единичном состоянии, то информация из старших разрядов регистров 9 числа через элементы И 11 поступает на входы соответствующих 30 формирователей 1 записи. Если соответствующий триггер 8 остался в нулевом состоянии, то информация иэ старших разрядов соответствующих регистров 9 числа не передается, на д 5 входах соответствующих формирователей 1 записи - запрещающий потенциал.Если в первом такте из блбка 6 памяти считывается "1", то при на личии разрешающего потенциала на ко - довой шине 21 такта на выходе соответствующего элемента И 1 О присутствует запрещающий потенциал, и сдвига "1" из разряда (1) соответствую щего регистра 7 позиционного кода не происходит.При этом на выходе соответствующего элемента НЕ 7 уровень "0" и на вход управления сдвигом регистра 9 50 числа с выхода соответствующего эле. мента ИЛИ 15 импульс сдвига не поступает, сдвиг содержимого не происходит. В следующем такте информация будет заноситься также в разряд (К) 55 соответствующего регистра 9.Если в первом такте из блока 6 памяти считывается "0", то при нали 3циал (уровень "1), На кодовых тинах 20 "Считывание" и 23 "Выдача" - запрещающий потенциал (уровень 0 ) . В режиме записи в каждом такте раба-. ты устройства перед поступлением синхроимпульса на кодовую шину 21 такта на кодовой шине 22 "Прием" ус. танавливается разрешающий потенциал и осуществляется занесение М-разрядного слова во входной регистр 5 числа, а триггеры 8 обнуляются. ющего регистра 7 позиционного кода вразряд (2). Таким образом, в следующем такте информация будет заноситься в разряд (И-) соответствующего регистра 9 числаНесмотря на то, что "1 те -г перь находится в разряде (2) .регистра 7 и на выходе соответствующего элемента НЕ 17 уровень "1", после окончания синхроимпульса из-за того, что соответствующий триггер 8 находится в нулевом состоянии, на выходах соответствующего элемента И 13 и элемента ИЛИ 15 присутствуют запрещающие потенциалы, и сдвига содержимого со= ответствующего регистра 9 не происходит.Таким образом, в режиме записи информация выдается на входы формирователей 1 записи с выходов старших разрядов регистров 9, если в соответствующих разрядах слова, считываемого из блока 6 памяти, присутствуют "1". При наличии 0 осуществляется задержка записи в соответствующую микросборку 3 с ЦЩ до считывания "1" в соответствующем разряде слова из блока 6 памяти. Пусть во втором такте из блока 6 памяти считано слово с "1" в том разряде, в котором в первом такте был "0", Тогда после окончания записи (и окончания синх-, роимпульса на кодовой шине 21 такта) соответствующий триггер 8 остается до- следующего такта и приеманового М-разрядного числа в единичном состоянии, на выходах элементов НЕ 16, 17 и соответствующего элемента И 13 появляется разрешающий по" тенциал и происходит сдвиг содержимого соответствующего регистра 9 числа наодин разряд в сторону старшего разряда так, что к началу третьего такта бит, подлежащий записи, находится в старшем разряде (И) регистра 9 числа. Таким образом, если регистр микро- сборки с ЦМД маскируется, то в следующем такте соответствующий бит М-разрядного слова из регистра 5 заносится в разряд регистра 9, .номер которого на единицу меньше предыду 265856щего, Если в предыдущем такте в соот-ветствующем разряде слова из блока6 памяти была "1", то к началу следующего такта производится сдвиг содержимого регистра 9 числа на один разряд в сторону старшего разряда в случае, если в младшем разряде соответ-,ствующего регистра позиционного кодаотсутствует "1". В регистрах 7 позиционным способом кодируется количест Ово маскируемых регистров микросборок, После окончания записи подаетсяразрешающий потенциал на кодовую шину 24 установки "0".При считьвании информации из накопителей с ЦМД на кодовой шине 20Считывание устанавливается разре-шающий потенциал. На кодовых шинах19 "Запись" и 23 "Выдача" - запрещающий потенциал. В каждом такте работы устройства перед поступлениемсинхроимпульса на кодовую шину 21такта на кодовой шине 22 "Прием" ус-танавливается разрешающий потенциал,обнуляющий триггер 8, однако занесение М-разрядного числа в регистр 5не происходит.Считанная из микросборок с ЦМДинформация с выходов усилителей 4считьвания через элементы И 12 заносится в младшие разряды (1) регистров 9 числа в случае наличия "1"в соответствующих разрядах слова,считанного из блока 6 нолупостояннойпамяти. Если в предыдущем такте соот-Зветствующий триггер 8 переведен вединичное состояние, то после занесения бита в младший разряд соответствующего регистра 9 и окончаниясинхроимпульса на кодовой шине 21такта на выходах соответствующихэлементов И 4 и ИЛИ 5 появляетсяразрешающий потенциал и осуществляется сдвиг содержимого регистра 9на один разряд в сторону старшегоразряда. При наличии "0" в соответствующем разряде слова, считанногоиз блока 6 памяти, занесения информации в младший разряд регчстра 9 исдвига его содержимого не происходят,В режиме выдачи числа в выходной регистр 18 числа на кодовых шинах 9 "Запись", 20 "Считывание", 21 такта, 22 "Прием" присутствуют запреща-ющие потенциалы, на кодовую шину 23 "Выдача" подаются разрешающие импульсы. При этом обеспечивается занесение слова из старших разрядов регистров 9 числа в выходной регистр 18 числа, откуда число может поступать в другие функциональные блоки ЗВМ, и сдвиг содержимого регистров 9 в- сторону старшего разряда за счет прохождения разрешающих импульсов на . выходы элементов ИЛИ 5.Таким образом, использование изоб - ретения позволяет повысить быстродействие устройства за счет сокращения времени Формирования слова в выходном регистре числа при синхронных запуске и останове формирователей вращающегося магнитного поля и маскировании одинакового количества регистров во всех параллельно работающих микросборках с ЦМД. При этом в каждой из параллельно работающих микросборок с ЦМД хранятся одноименные разряды всех слов,Формула изобрЕтенияУстройство управления для доменной памяти, содержащее блок полупостоянной памяти, первый и второй входы которого соединены соответственно с кодовыми шинами такта и установки 110 формирователи записи и формирователи вращающегося магнитного поля, выходы которых являются выходами устройства, усилители считывания, входы которых являются входами устройства, триггеры, первые входы которых соединены с соответствующими выходами блока полупостоянной памяти, первую, вторую и третью группы элементов И, причем первые входы элементов И первой группы соединены с кодовой шиной такта, первые входы элементов И второй группы подключены к кодовой шине "Запись", вторые входы - к единичным выходам соответствующих триггеров и первым входам элементов И третьей группы, а вьходы - к входам формирователей записи, вторые входы элементов И третьей группы связаны с выходами соответствующих усилителей счнтьвания, а третьи входы - с кодовой шиной "Считывание, о т л ич а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит регистры позиционного кода, входной регистр числа, регистры числа, четвертую и пятую группы элементов И, группу элементов ИЛИ, элемент НЕ, группу элементов НЕ и7 12658 выходной регистр числа, причем вход элемента НЕ соединен с входами формирователей вращающегося магнитного поля и подключен к кодовой шине такта, выход элемента НЕ соединен с пер-выми входами элементов И четвертой и пятой .групп, выходы которых соединены с первыми и вторыми входами соответствующих элементов ИЛИ, третьи входы которых связаны с входом раз решения приема выходного регистра числа и подключены к кодовой шине 1 11Выдача , а выходы элементов ИЛИ соединены с входами управления сдвигом регистров числа, информационные вхо ды младших разрядов которых подключены к выходам элементов И третьей группы, а вход установки "О" соединен с информационными входами младших разрядов регистров позиционного кода,20 входами установки в "О" входного и выходного регистров числа и подключен к кодовой шине установки "О, выходы регистров позиционного кода соединены с информационными входами со-ответствующих разрядов регистров числа, входы разрешения приема которых связаны с соответствующими выходами входного регистра числа, вход разре-. 5 б 8шения приема которого подключен к кодовой шине "Прием", выходы старших разрядов регистров числа соединены с соответствующими входами выходного регистра числа и третьими входами элементов И второй группы, выходы мпадших разрядов регистров пози-, ционного кода подключены к входам элементов НЕ группы, выходы которых связаны с вторыми входами соответствующих элементов И четвертой группы, третьи входы которых соединены с вторыми входами соответствующих элементов И пятой группы и подключены к единичным выходам триггеров, нулевые выходы которых соединены с вторыми входами .элементов И первой группы, а, вторые входы, являющиеся входами ус тановки "О" - с кодовой шиной Прием , четвертые входы элементов И чет"Нвертой группы соединены с третьими входами элементов И первой группы и подключены к кодовой шине "Запись", выходы элементов И первой группы связаны с входами управления сдвигом регистров позиционного кода, третьи входы элементов И пятой группы соединены с кодовой шиной "Считывание"..Проектная,2/51 Тираж 543ВНИИПИ Государственногопо делам изобретений113035, Иосква, Ж, Р Подпискомитета СССРи открытийаущская наб., д. 4/5