Формирователь импульсов считывания для блоков памяти

,12 119 04 С 11 С 7/00 О АНИЕ ИЗОБРЕТЕНИ ОМУ СВИДЕТЕЛЬСТВУ Т ови 980.СР984.СЧИТЬ области тротехо в каго ГОСУДАРСТВЕННЫЙ КОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫ(54) ФОРМИРОВАТЕЛЬ ИМПУЛЬСОВВАНИЯ ДЛЯ БЛОКОВ ПАМЯТИ(57) Изобретение относится квычислительной техники и эленики и может быть испольэовачестве элемента, осуществляю предварительный заряд емкостей, переключаемых маломощными источникамисигналов. Целью изобретения являетсярасширение функциональных возможностей формирователя импульсов за счетобеспечения возможности регулирования амплитуды импульса и скорости на"растания фронта, Устройство содержиттри элемента предзаряда на МДП"транзисторах, 1-транзистор первого типапроводимости, 2 и 3 - второго типапроводимости, .два усилительных элемента на МДП-транзисторах первоготипа проводимости 4,5 и инвертор 6,первую шину питания 7, общую шину 8,управляющие входы 9 и 10, вторую ши"ну питания 11. 2 ил.Изобретение относится к вычислительной технике и электронике и может быть использовано при построенииустройств считывания информации в качестве элемента, осуществляющегопредварительный заряд выходной емкости.Цель изобретения - расширение области применения формирователя засчет возможности регулирования амплитуды выходного сигнала,На фиг.1 изображена схема формирователя импульсов; на фиг.2 - эпюрыпереходных процессов в узлах схемы.Формирователь импульсов содержитпервый 1 элемент предзаряда на МДПтранзисторе первого типа проводимости, второй 2, третий 3 элементы предзаряда па 1 ЩП-транзисторах второготипа проводимости, первый усилительный элемент 4 и второй усилительныйэлемент 5 на МДП-транзисторах первого типа проводимосгя, инвертор 6,причем истоки. транзистора первого 1элемента предзаряда и транзистороввторого 2 и третьего 3 элементов предзаряда соединены соответственно спервой 7 шиной питания и общей 8 шиной, сток транзистора первого 1 элемента предзаряда соединен со стокомтранзистора второго 2 элемента предзаряда, затвор которого соединен состоком транзистора третьего 3 элемента предзаряда, затворы транзисторовпервого 1 и третьего 3 элементовпредзаряда соединены с управляющимивходами 9 и 10 (прямым и инверсным),транзисторы первого 4 и второго 5 усилительных элементов включены последовательно между второй 11 шиной питани и затвором транзистора второго 2цемента предзаряда, затвор транзистора второго 5 усилительного элемента соединен с выходом инвертора 6,вход которого соединен со стокомтранзистора второго 2 элемента предзаряда, затвор транзистора первого 4усилительйого элемента соединен сзатвором транзистора третьего 3 элемента предзаряда.Формирователь импульсов работаетв режиме формирования низкого уровня,и в режиме формирования импульса пред.-.,аряда.В режиме формирования низкогоуровня на прямом 9 и инверсном 1 О упН 11ранляющих входах установлен код 01Закрытый по затвору единичным уров 30 торы первого 4 и второго 5 усилитель 5 10 5 20 25 нем не.ниже первого напряжения питания Е , транзистор первого 4 усилительного элемента не препятствует установлению низкого уровня в точке А транзистором третьего 3 элементапредзаряда, открытым высоким потенциалом на его затворе. При этом закрывающийся транзистор второго 2 элемента пред- заряда не препятствует Формированию высокого потенциала, равного напряжению Е, на входе инвертора 6, осу.ществляемому открытым транзистором первого 1 элемента предзаряда. Инвертор 6 Формирует низкий уровень на затворе транзистора второго усилительного элемента, переводя его в открытое состояние. Окончание переходных процессов в узлах схемы характеризуется отсутствием каналов сквоэнога тока - рассеиваемая мощность при этом определяется только токами утечки р-п переходов.В режиме формирования импульса предзаряда на прямом 9 и инверсном 10 входах устанавливается код "10", закрывающий транзисторы первого 1 третьего 3 элементов предзаряда и открывающий транзистор первого 4 усилительного элемента. Открытые транзисных элементов обеспечивают повышение уровня напряжения в узле А, при достижении которым порогового напряжения транзистора второго 2 элемента предзаряда, последний открывается, формируя на входе инвертора 6 низкий уровень. Через время 7 , определяемое временем переключения транзистора второго 2 элемента предэаряда и инвертора 6, в узле В сформируется высокий уровень, запирающий транзистор второго 5 усилительного элемента, при этом амплитуда выходного сигнала Фиксируется на уровне, определяемом величинами напряжения питания Е, нагрузочной емкости С и пронводимостью С цепи последовательно соединеных транзисторов первого 4 и второго 5 усилительных элементов.Амплитуда выходного сигнала определяется соотношением1 СБ =Е -- при Е с ЕСч Область применения предлагаемого формирователя значительно шире. Это обусловлено возможностью регулирования амплитуды выходного сигнала в ди273996 Составитель В.МаксимовРедактор А,Долинич Техреп И.Попович Корректор Л.Пилипенко 482/50 Тираж 543 ВНИИПИ Государственного комитета С по делам изобретений и открытий 113035, Москва, Ж, Раушская набЗака исное Производственно-полиграфическое предприятие,г.ужгород,ул,Проектна апазоне от нулевого уровня до уровняЕ. приЕ =Е 7= т =С/С.1 1 о я Формула изобретения5 Формирователь импульсов считывания для блоков памяти, содержащий три элемента предзаряда на МДП-транзисторах, причем транзистор первого элемента предзаряда - первого типа проводимости, а второго и третьего - второго типа проводимости, при этом исток транзистора первого элемента предзаряда соединен с первой шиной питания, истоки транзисторов второго 5 и третьего элементов предзаряда - с общей шиной, стоки транзисторов первого и второго элементов предзаряда объединены, затвор транзистора второго элемента предзаряда соединен со Ю стоком транзистора третьего элемента предзаряда, затворы транзисторов первого и третьего элементов предзаряда являются управляющими входами формирователя, о т л и ч а ю щ и .й с ятем, что, с целью расширения области применения формирователя за счет возможности регулирования амплитуды выходного сигнала, он содержит два усилительных элемента на МДП-транзисторах первого типа проводимости и инвертор, причем транзисторы усилительных элементов включены последовательно между второй шиной питания и затвором транзистора второго элемента предзаряда, затвор транзистора второго усилительного элемента соединен с выходом инвертора, вход которого соединен со стоком транзистора второго элемента предзаряда, затвор транзистора первого усилительного элемента соединен с затвором транзистора третьего элемента предзаряда, сток которого соединен с истоком транзистора второго усилительного элемента и является выходом формирователя.