Устройство для контроля цифровых блоков памяти

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 10 А 504 С 11 С 29/ ПИСАНИЕ ИЗОБРЕТЕ евдослучаровательоммутатор ных сигнал талонных с счетчик ормироват ключ, эле ент задер выполняетсяалонного коения считанной. Достоается благодатна, дляиз эталоная последо известнымденных ошибок,хождения сравниваетсялом ошибокответствует,ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР У 888211, кл. С 11 С 29/00, 1980.Авторское свидетельство СССР В 926725, кл. С 11 С 29/00, 1980. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ЦИФРОВЫХ БЛОКОВ ПАМЯТИ(57) Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти. Целью изобретения является повышение достоверности контроля. Устройство содержит блок синхрониза ции, первый формирователь эталонных сигналов, блок сравнения, индикаторы. Новыми элементами являются генератор пс й второй форми э налов, два к а регистр, дешифратор, ф управляющего сигнала, ИЛИ, элемент НЕ и элем Контроль блока памяти путем записи в него эт да и последующего срав ной информации с .этало верность контроля повыш ря самоконтролю устрой чего в нем формируется ного кода всевдослучай вательность сигналов с числом искусственно вв число которых после пр через блоки устройства с заранее известным чи причем совпадение их с исправности устройства25 40 Изобретение относится к вычислительной технике и может быть использовано для контроля блоков памяти.Цель изобретения - повышение 5достоверности контроля,На фиг, 1 приведена функциональная схема предлагаемого устройства;на фиг. 2 - функциональная схемаблока синхронизации. 10Устройство содержит (фиг. 1)блок 1 синхронизации, контролируе-,мый цифровой блок 2 памяти, а такжепервый 3 и второй 4 формирователиэталонных сигналов, блок 5 сравнения, генератор 6 псевдослучайныхсигналов, элемент НЕ 7, первый 8и второй 9 коммутаторы, ключ 10,формирователь 11 управляющего сигнала, элемент 12 задержки, элемент20ИЛИ 13, счетчик 14, первый индикатор15, регистр 16, дешифратор 17 и второй индикатор 18, На фиг. 1 обозначен вход 19 пуска устройства.Блок 1 синхронизации содержит,(фиг. 2) генератор 20 сигналов, ключ21, делитель 22 частоты, счетчик23 адреса и триггер 24.Предлагаемое устройство работаетследующим образом. 30Работа устройства осуществляетсяв два этапа: запись эталонного теста в контролируемый блок 2, прикотором одновременно осуществляетСя,самоконтроль устройства с полной про" 35веркой его функционирования, и конт"роль блока 2 памяти в режиме воспроизведения записанной информации.Контроль осуществляется следующимобразом.На вход блока 1 и элемента ИЛИ 13поступает команда "Сброс", устанавливающая блок 1 и счетчик 14 в исходное состояние, после чего блок 1начинает формировать адресные коды 45для формирователей 3 и 4 и генератора 6, а также адреса, поступающиена адресные входы блока 2, и команду "Запись", поступающую на управляющие входы блока 2 и коммутатора 9. 50В соответствии с поступающими наих входы адресами формирователи 3и 4 вырабатывают два одинаковыхэталонных теста, а генератор 6 формирует последовательный код, состоящий из заведомо известного количества единичных импульсов за времязаписи информации, псевдослучайным образом распределенных в цикле записи. Псевдослучайная последователь.ность, вырабатываемая генератором 6,пЬступает на управляющий вход коммутатора 8, на первый вход которогопоступает эталонный тест с формирователя 3 непосредственно, а на второй вход - через элемент НЕ 7. Таким образом, на выходе коммутатора8 формируется эталонный код с заведомо известным числом искусственновведенных (путем инвертирования отдельных разрядов кода) ошибок, который поступает в режиме "Запись"на выход коммутатора 9 и затем напервый вход блока 5, на второй входкоторого поступает эталонный кодс выхода формирователя 4. Полученные импульсы ошибок поступают наключ 10, где стробируются узкимиимпульсами, вырабатываемыми блоком1, что позволяет избежать случайныхошибок, вызываемых переходными процессами и задержками одного эталонного кода относительно другого. Простробированные импульсы ошибок поступают на вход счетчика 14. По окончании цикла записи блок 1 выдает команду "Воспроизведение" (например,переход иэ состояния логического Ов состояние логической 1 старшегоразряда счетчика), по которой формирователь 11, на вход которого онапоступает, вырабатывает узкий импульс,поступающий на управляющий вход регистра 16, по которому информацияс выхода счетчика 14 переписываетсяв регистр 16. Этот же импульс, задержанный элементом 12 на времяменьше одного такта записи информации после записи показаний счетчика14 в регистр 16, устанавливаетсчетчик 14 в исходное состояние, Данные о количестве искусственных ошибок с выхода регистра 16 поступаютна дешифратор 17, который при совпадении числа искусственных ошибокс заранее известным числом (что происходит при полностью исправномконтролирующем устройстве) выдаеткоманду на индикатор 18, фиксирующий исправность устройства,Одновременно по команде "Воспроизведение", поступающей на управляющие входы блока 2 и коммутатора 9, на выход коммутатора 9 начнет поступать ранее записанная в блок 2 информация. С выхода коммутатора 9 она3 1256 поступает на первый вход блока 5, на второй вход которого поступает эталонный код с выхода формирователя 4, В случае неисправности какого- либо числа ячеек памяти в блоке 2 блок 5 формирует импульсы несовпадения, которые стробируются на ключе 10 узкими импульсами, поступающими с блока 1, затем подсчитываются счетчиком 14. Суммарное число ошибок, соответствующее числу неисправных ячеек памяти блока 2, отображается на индикаторе 15. По окончании цикла "Воспроизведение" (после прохождения конечного адреса) блок 1 15 переходит в исходное состояние - первый адрес цикла "Запись". Повторный запуск устройства осуществляется при поступлении новой команды "Сброс".20 Формула изобретения Устройство для контроля цифровых блоков памяти, содержащее первый формирователь эталонных сигналов, блок сравнения, индикаторы и блок синхронизации, выходы первой группы . которого подключены к входам первого формирователя эталонных сигна1 лов, выход которого является конт 1 рольным выходом устройства, адресны,ми выходами которого являются выходы первой группы блока синхронизации,о т л и ч а ю щ е е с я тем, что, с целью повышения достоверности контроля, в него введены второй фор" мирователь эталонных сигналов, генератор псевдослучайных сигналов, коммутаторы, формирователь управляющего сигнала, счетчик, регистр,40 1014дешифратор, элемент НЕ, ключ, элемент задержки и элемент ИЛИ, причем входы генератора псевдослучайных сигналов и второго формирователя эталонных сигналов подключены к выходам первой группы блока синхронизации, а выходы - соответственно к управляющему входу первого коммутатора и первому входу блока сравнения, второй вход и выход которого соединены соответственно с выходом второго коммутатора и входом ключа, управляющие входы которого подключены к выходам второй группы блока синхронизации, выход которого соединен с управляющим входом второго коммутатора и входом формирователя управляющего сигнала, выход которого подключен к тактовому входу регистра и входу элемента задержки, выход которого соединен с первым входом элемента ИЛИ, выход которого подключен к установочному входу счетчика, счетный вход которого соединен с выходом ключа, а выходы подключены к входам первого индикатора и регистра, выходы которого соединены с входами дешифратора, выход которого подключен к входу второго индикатора, первый вход первого коммутатора соединен с выходом элемента НЕ, вход которого подключен к выходу первого формирователя эталонных сигналов и второму входу первого коммутатора, выход которого соединен с первым входом второго коммутатора, второй вход которого является информационным входомустройства,входом пус. ка которогоявляются входблока синхронизации ивторой входэлемента ИЛИ, 1125 б 101 Иа Ю Составитель Т.Зайцеваабо Техред А.Кравчук Корректор В.Бутяг дактор аз 4830/52 д. 4/5 11303 водственно-полиграфическое предприятие, г. Ужгород, ул.Проектная1 иражГосудделаМоск 43 Подп рственного комитет изобретений и откр , Ж, Раушская н ноеСССРий Фа 7,Юа У,