Устройство управления буферным накопителем для доменной памяти

Номер патента: 1275536

Авторы: Бойко, Колумбет, Коцегуб, Помазан, Скомров

ZIP архив

Текст

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК 4 С 11 с 1111 ПИ САНИ ЗОБРЕТЕНЮ е,идетельст ОСУДАРСТВЕНКЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Электроника, 1979, Р 9.ВИС 72 ВПВВТ,Е МЕМОР РКОТОТ 1 РЕ К 1 ТПБЕКБ Огйег ИцаЬег 12/685-001, Кеч.А1980,(57) Изобретениелительной техник УПРАВЛЕНИЯ БУФЕРНЫМ ДОМЕННОЙ ПАМЯТИ относится к вычисе и может быть использовано при построении запоминаю цих устройств на цилиндрических маг нитных доменах (ЦМД), Целью изобретения является повышение быстродей ствия устройства. Устройство управления буферным накопителем для доме ной памяти содержит счетчик 1 адрес блок 2 синхронизации, блок 3 постоянной памяти, счетчик 4 временных и тервалов, регистр 5 сдвига, блок 6 записи-считывания, злемент ИЛИ 7, блок 8 задания адреса, мультйплексор 9, входы и выходы устройства, 5 ил.1275536 Изобретение относится к вычислительной технике и может быть использовано при построении запоминающих устройств на цилиндрических магнитных доменах (ЦМД). 5 Цель изобретения - повышение быстродействия устройства.На Фиг. 1 изображена блок-схема предлагаемого устройстваф на Фиг. 2- принципиальная схема блока записисчитывания на фиг. 3 - принципиальная схема блока задания адреса, на Фиг. 4 и 5 - временные диаграммы его работы,1 Устройство управления буферным накопителем для доменной памяти содержит счетчик 1 адреса, блок 2 синхронизации, блок 3 постоянной памяти, счетчик 4 временных интервалов,.регистр 5 сдвига, блок 6 записи-считывания, элемент ИЛИ 7, блок 8 задания адреса, мультиплексор 9, первый вход 10 которого подключен к второму входу элемента ИЛИ 7 и является вторым входом устройства, соответствующие вход и выход 11 регистра сдвига 5 являются первыми входом и выходом устройства, Выход 12 счетчика 1 адреса соединен с входом блока постоянной памяти, первый вход элемента ИЛИ 7 соединен с первым выходом 13 регистра 5 сдвига, а выход 14 элемента ИЛИ 7 является вторым выходомустройства, Выход 15 мультиплексора 35 9 соединен с первым входом регистра 5 сдвига, а второй вход 16 мультиплексора 9 подключен к второму выходу блока 8 задания адреса, третий 17 и четвертый 18 выходы которого 40 являются третьим и четвертым выходами устройства. Первый вход 19 блока 2 синхронизации является третьим входом устройства, а выходы 20-25 блока 2 синхронизации соединены с 45 соответствующими входами регистра 5 сдвига, блока 8 задания адреса и блока 6 записи-считывания, выход 26 ко" торого соединен с входом 27 блока ) постоянной памяти, выходы 28-31 50 которого соединены с соответствующими входами счетчика 4 и блока 6 записи-считывания, другой вход которого соединен с выходом 32 счетчика 4, а выходы 33 и 34 блока 6 записи считывания соединены с соответствую" щими входами счетчика 4 и блока 8 задания адреса. 2Блок записи-считывания 6 (фиг. 2) содержит первый 35 и второй 36 Р- триггеры, элементы И 37-39 и элемент ИЛИ 40В блоке 3 постоянной памяти хранится карта годности накопительных регистров доменных микросхем, пред-ставленная в виде двоичных четырех- разрядных слов. В первых трех раз рядах слова в двоичной форме хранится код временных интервалов, который показывает количество годных регистров в микросхеме между двумя ближайшими дефектными регистрами или группу дефектных регистров между двумя ближайшими годными регистрами.Трехразрядный код позволяет запоминать от одного до семи накопительных регистров. В принципе можно увеличить разрядность кода интервала, если такая необходимость возникнет. Код интервала с помощью двоичного счетчика 4 преобразовывается в блоке 6 записи-считывания во временную последовательность импульсов, которые обеспечивают зались (считывание) информации в годные накопительные регистры доменной памяти и обход дефектных регистров.фБлок 8 задания адреса (фиг. 3). содержит первый элемент ИЛИ 41, дво. - ичный счетчик 42 разрядов, первый 43 и второй 44 двоичные счетчики адреса, триггер 45, узел 46 сравнения, первый элемент И 47, дешифратор 48, второй 49 и третий 50 элементы И, второй 51 и третий 52 элементы ИЛИ.Счетчик 1 адреса имеет восемь разрядов, его разрядность зависит от количества дефектных регистров в доменной памяти. Блок 3 постоянной памяти имеет информационную емкость 256 четырехразрядных слова.Блок 2 синхронизации содержит генератор импульсов на 3,2 МГц, распределитель тактовых импульсов, канал защиты информации в доменной памяти при отключении питания, каналы формирования управления импульсов для регистра сдвига, блока записи (считывания), блока задания адреса, формирователя тока продвижения, формирователя тока репликации вывода, Формирователя тока ввода. Распределитель тактовых импульсов Формирует 32 импульса (Т=150 нс) за интервал времени, равный одному обороту поля, то есть эа 10 мкс.з 1275Блок 6 записи-считывания преобразует код карты годности регистров вовременную госледовательность импульсов, которые обеспечивают запись информации в доменную память, а такжесчитывание информации с доменной памяти в буферный накопитель в соответствии с картой годности.Устройство работает следующимобразом. 1 ОНа вход 19 блока синхронизации 2поступает импульс обращения к ЗУ(фиг, 4 и 5), который разрешает выдачу синхроимпульсов на все блоки устройства. В режиме считывания информации с доменной памяти и записи ее в буферный накопитель импульс "Начало считывания" (НСЧ) устанавливает в состояние "1" триггер 46, выход которого разрешает прохо;кдение импульсов "Выбор мйкросхемы" (ВМ) и десятиразрядного кода адреса на буферныйнакопитель. Во время действия импульса СИ восьмиразрядное слово считы-" вается с доменной памяти и по шине 511 параллельно записывается в регистр5 сдвига. Частота следования импульсов СИ соответствует частоте считывания информации с доменной памяти иравна 100 кГц (фиг. 4 й 5), Частота ЗО следования импульсов ГИ 1 и ГИ 2 равна 1 мГц, Считанное слово содержит не только записанную информацию, но и считанные с дефектных накопительных регистров ложные нули (единицы), которые в дальнейшем необходимо исключить. ет код счетчика 1 адреса и считываетс блока 3 постоянной памяти новый кодинтервала. После этого перезаписькодов из регистра 5 сдвига в буферный накопитель повторяется. Второевосьмиразрядное слово принимается врегистр 5 сдвига по второму импульсу СИ и преобразовывается предлагаеДля этого с блока 3 постоянной памяти считывается код карты годности 4 О регистров (КГР), который затем в блоке 6 преобразуется в последовательность импульсов КГР (34). Импульсы КГР используются в блоке 8 задания адреса для формирования сиг налов, управляющих записью информации с доменной памяти в буферный накопитель, Выполняется это в следующей последовательности, С блока 3 постоянной памяти считывается первый 50 код интервала, три разряда (28, 29 и 30) которого записываются в счетчике 4 временных интервалов, а четвертый разряд (31), где хранится признак интервала, запоминается на триггере 36 блока записи-считывания, Первый Кьд интервала равен шести, признак кода интервала равен едини 536 4це, Поступающие на регистр 5 сдвига(фиг, 1) импульсы СдВ (21) обеспечивают поразрядную выдачу слова на шину 13 и запись этого слова через элемент ИЛИ 7 и шину 14 в буферный накопитель. Каждый разряд слова, который появляется на шине 13 через элементы ИЛИ 7 гоступает параллельно навсе входы буферного накопителя, нозаписывается код только в тот разряд,на который поступил ВМ, Импульсы ВМформируются с импульсов КГР (34) вблоке 8 задания адреса с помощьюдвоичного счетчика 42 разрядов и дешифратора 48. Импульсы КГР через элемент ИЛИ 40 блока 6 записи-считыванияпоступают на вычитающий:вход счетчи-.ка 4 временных интервалов и его содержание уменьшается на единицу после каждого сдвига с регистра сдвига5 и выдачи на шику 13 одного разрядаслова. Для первого кода 110 выполняется шесть сдвигов в регистре и вырабатывается в блоке 8 задания адреса шесть импульсов ВМ (ВМ 1-ВМ 6), которые обеспечивают запись шести раз-рядов первого слова в буферныи накопитель. В седьмом .такте на шине 13появляется считанный с дефектногорегистра ложный нуль. В этот моментсчетчик временных интервалов УСтанавпивается в нулевое состояние, и наего выходе появляется импульс СчВИнт,который устанавливает триггер 35 внулевое состояние и тем самым запрещает прохождение через элемент 38седьмого импульса КГР (фиг. 4) наблок 8 задания адреса. На регистр 5сдвига подается седьмой импульс СдВ(21), который обеспечивает сдвиг наодин разряд, а импульс ВМ ке вырабатывается, поэтому ложный нуль сдефектного регистра не записываетсяв буферный накопитель. Таким образом, производится исключение ложныхнулей и соответствующее сжатие кодов. Положительный потенциал с нулевого плеча триггера 35 разрешаетпрохождение через элемент 37 импульса ГИ, который на единицу увеличива36 Устройство управления буферным накопителем для доменной памяти, содержащее счетчик адреса, выход кото" рого соединен с входом блока постоянной памяти, счетчик временных интервалов, блок синхронизации, блок заданного адреса, регистр сдвига, соответствующие вход и выход которо" го являются первыми входом и выходом устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, оно содержит мультиплексор, элемент ИЛИ, блок записи-считывания, первый вход которого подключен к пятому выходу блока синхронизации, второй вход - к шестому выходу блока синхронизации и третьему входу блока задания адреса, третий вход - к выходу счетчика временных интервалов, четвертый вход - к четвертому выходу блока постоянной памяти, первый выход - к входам счетчика временных интервалов, блока постоянной памяти, счетчика адреса, второй выход - к четвертому входу блока задания адреса, третий вьжод - к пятому входу счетчика временных интервалов, второй, третий и. четвертый входы счетчика временных интервалов подключены соответственно к первому, второму и третьему выходам блока пос 5 12755 мым способом в параллельныи код, а затем записываетси з буферный накопитель.С четвертого адреса блока постоянной памяти считываетсч код импуль 5 са, равный (1 =0 и=1 и с признаком, равным нулю. Это означает, что в считанном с доменной памяти слове имеется группа (три) ложных нулей, которые необходимо исключить при за писи слова в буферный накопитель. Так как признак кода интервала равен нулю, то отрицательный потенциал с единичного плеча триггера 36 запрещает прохождение импульсов КГР через схему И 38 на блок задания адреса. Поэтому импульсы ВМ не вырабатываются и запись в буферный накопитель разрядов числа не производится (фиг.4, и 5). В это время импульсы ГИ 2 че-, рез элемент И 39 и элемент ИЛИ 40поступают на вычитающий вход счетчика временных интервалов, уменьшая содержание его кода на единицу после каждого сдвига кода в регистре 5 25 сдвига. После трех сдвигов счетчик временных интервалов обнуляется и на его выходе появляется импульс СиВИнт, который устанавливает в нулевое состояние триггер 35, разре- ЭО шающий прохождение через элемент И 38 импульса ГИ 1, который увеличивает на единицу код двоичного счетчика 1 адреса и считывает с блока постоянной памяти следующий код времен- З 5 ного интервала. Работа устройства в дальнейшем аналогично повторяется до тех пор, пока с доменной памяти не будет считана заданная страница. Количество слов, записываемых в буфер О ный накопитель, запоминается первым двоичным счетчиком 43 адреса.Вьдача информации с буферного на" копителя производится синхронно со считыванием информации с доменной ,памяти. После записи в буферный накопитель первых двух считанных слоев импульс НАЧАЛО ВЫДАЧИ (НВ) устанав ливает в нулевое положение триггер 45, который запрещает формирование поразрядных импульсов ВМ и разрешает подачу импульсов ГИ 2 на вход элемента 51 и вход второго двоичного счетчика 44 адреса для формирования импульсов ВМ и кода адреса, которые обеспечивают параллеЛьную вьдачу восьмиразрядных слов с буферного накопителя, В этом случае импульсы ВМ подаются параллельно на вбсемь разрядов буферного накопителя и обеспечивают вьдачу двух восьмиразрядныхслов в ЦВМ." временной диаграммы (фиг. 5) видно, что вьдача информации с буферного накопителя производится в каждом десятимикросекундном цикле считывания по девятому и десятому и;пульсу ГИ 2После этого триггер 45 устанавливается в единичное состояние и снова продолжается считывание информации с доменной памяти и запись ее в буферный накопитель. Узел 46 сравнения предохраняет выдачу неполного слова. Вьдача информации с буферного накопителя прекращается, когда код первого двоичного счетчика 43 адреса совпадает с кодом второго двоичного счетчика 44 адреса. В принципе возможно вьдачу информации производить различными масси,вами в зависимости от требований конкретной системы,формула изобретения1275536 МГ,тоянной памяти, первый вход элемента ИЛИ подключен к первому выходу регистра сдвига, второй вход элемента ИЛИ - к первому входу мультиплексораи является вторым входом устройства,а выход является вторым выходом устройства, второй вход мультиплексораподключен к второму выходу блоказадания адреса, а выход - к первомувходу регистра сдвига, первый входблока синхронизации является третьим входом устройства, второй вход подключен к первому выходу блока задания адреса, первый и второй вы" ходык третьему и четвертому вхо дам регистра сдвига, третий и четвертый выходы - к первому и втотому входам блока задания адреса, третий и четвертый выходы блока задания адреса являются третьим 10 и четвертым выходами у стройства.1275536 ГФМ югФЮ арэМ Сею(Л/с/и/ ЯфУ/ юд(ж/ ю(д ЮмФ 1 юла вюп/ юФ 1 ж(Ф У 7 д 7/ уа/п) Р 4 Яфюи счита 4 анця/гапцси)иод Й 4 Ию(ггпуж/гЮ 4 ыюАа 3 юцДаюю Составитель Ю. Розенталь Редактор И.Дербак Техред Л.Олейник Корректор А,ОбручарЗаказ 6569/46 Тираж 543 ПодписноеВНИИПИ Государственного комитета СССРпо делам изобретений и открытий113035, Москва, Ж, Раушская наб д. 4/5 Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Смотреть

Заявка

3373431, 30.12.1981

ПРЕДПРИЯТИЕ ПЯ В-8117

БОЙКО ИВАН МИХАЙЛОВИЧ, КОЛУМБЕТ АЛЕКСАНДР АНДРЕЕВИЧ, КОЦЕГУБ ЕВГЕНИЙ ТЕРЕНТЬЕВИЧ, ПОМАЗАН НАТАЛЬЯ ВАСИЛЬЕВНА, СКОМРОВ ВЛАДИМИР АНАТОЛЬЕВИЧ

МПК / Метки

МПК: G11C 11/14

Метки: буферным, доменной, накопителем, памяти

Опубликовано: 07.12.1986

Код ссылки

<a href="https://patents.su/7-1275536-ustrojjstvo-upravleniya-bufernym-nakopitelem-dlya-domennojj-pamyati.html" target="_blank" rel="follow" title="База патентов СССР">Устройство управления буферным накопителем для доменной памяти</a>

Похожие патенты