Динамическое запоминающее устройство с коррекцией ошибок

(504 С 11 С 2 ЕНИ ГОСУДАРСТВЕННЫЙ. КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ ИСАНИЕ ИЗВТОРСКОМУ СВИДЕ(71) Минский радиотехнический институт(56) Авторское свидетельство СССР Нф 760194, кл. 6 11 С 29/00, 1980.Авторское свидетельство СССР У 1133625. кл. С 11 С 29/00, 1985. (54) ДИНАМИЧЕСКОЕ ЗАПОИИНА 10 ЩЕЕ УСТРОЙСТВО С КОРРЕКЦИЕЙ ОШИБОК(57) Изобретение относится к вычисли тельной технике, в частности к запоминаюшим устройствам, выполненным наполупроводниковых динамических элементах. Целью изобретения являетсяповышение надежности устройства. Устройство содержит блок 1 управления,накопитель 1 О данных, счетчик 11,коммутаторы 12, 13, накопитель 14признаков, дешифратор 17, регистр 21адреса, блок 24 кодирования, регистр25, блок 26 обнаружения ошибок и бло"ки 33 и 35 коррекции ошибок. Устройство выполняет функции хранения информации с коррекцией ошибок в режимах регенерации и считывания информации из накопителя. 1 з,п. ф-лы, 5 ил.13255Изобретение относится к вычислительной технике, н частности к запоминающим устройствам (ЗУ), выполненным на полупроводниковых динамичес 5ких элементах.Цель изобретения - поньппение надежности устройства.На фиг.1 изображена. структурнаясхема предлагаемого устройства; нафиг.2 - функциональная схема блокауправления; на фиг.З - схема блокаобнаружения ошибок; на фиг.4 - схема первого блока коррекции; на фиг,5 схема второго блока коррекции.15Устройство (фиг,1) содержит блок1 управления, синхровход 2, вход 3обращения, вход 4 режима, выходы 5-9блока 1 управления, накопитель 10данных, счетчик 11, коммутаторы 12 и13, накопитель 4 признаков, адресные входы 15 и информационные входы16 накопителя О, дешифратор 17 свходом 18, информационные входы 19и 20 коммутатора 12, регистр 21 адрреса, информационные входы 22 и 23коммутатора 3, блок 24 кодирования,регистр 25 данных, блок 26 обнаружения ошибок, информационный выход 27,контрольный выход 28 накопителя 10,выходы 29-32 блока 26, блок 33 коррек.ции ошибок с выходом 34, блок 35 коррекции о 1 пибок, выход 36 накопителя14, адресный вход 37, информационныйвход 38 устройства и информационныйвыход 39 устройства.Блок 1 управления (фиг.2) содержит синхронизаторы 40 и 41, элементыИ 42-45, элементы ИЛИ 46-49 и триггеРы 50 и 51. Позициями 52 и 53 обозначены ныходы синхронизатора 40, пози- .цией 54 - выход синхронизатора 41.Блок 26 обнаружения ошибок содержит (фиг.З) сумматоры 55-5 по модулю два, элементы ИЛИ 58-60 и элементы И 61 и 62,Блок 33 коррекции ошибки содержитсумматоры 63 и 64 по модулю два и дешифратор 65 (Фиг.4),Блок 35 коррекции ошибок содержит 5 О(фиг.5) дешифратор бб и сумматор 67по модулю два.Устройство работает следующим образом,Б Режиме записи информации на входы 37 и 38 устройства поступает соответственно адрес ячейки накопителя иподлежащая записи в накопитель информация, в соответствии с которой блок 69 224 кодирования производит формирование проверочных символов на основании используемого кода, Управляющиесигналы на входах коммутаторов 12 н13 пропускают на выходы соотнетственно сигналы с входов 19 и 22, Навыходе 53 синхронизатора 40 - единичный сигнал (первый такт работы), нсоответствии с которым и на выходе5 блока 1 управления - сигнал логической единицы, который разрешаетзапись в накопитель 10 кодового слова с выхода коммутатора 13,По приходу второго тактового импульса на выходе 53 синхронизатора40 - нулевой сигнал, что приводитк смене логических состояний на выходах 5,7 и 8. По адресу, задаваемомусчетчиком 11, происходит считываниеинформации (процесс регенерации),Считанные информационные 27 и контрольные 28 разряды кодового слонапоступают на соответствующие входысумматоров 55 и 56 (фиг.З), формирующие синдром. Если ошибок нет, синдром равен нулю и не равен нулю нпротивном случае. Если в этих ячейках накопителя 10 нет ошибок, то навыходах Зб накопителя 14 - нулевыесигналы, При появлении первой ошибки она корректируется в блоке 35 инверсией ошибочного разряда, При этомна выходе 29 блока 26 - логическаяединица, на выходах 5 и 9 блокатакой же сигнал, что позволяет. записать в накопитель 1 О скорректирован-,.ное кдовое слово через регистр 25,а в накопитель 14 - синдром ошибки(при появлении на выходе 52 синхронизатора 40 (фиг.2) единичного сигналав третьем такте).Если в считанном из накопителя 10.слове нет ошибок, то содержимое соответствующих ячеек накопителя 14 неизменяется. После этого на выходе 6блока 1 появляется сигнал логическойединицы, который увеличивает содержимое счетчика 11 на единицу, На этомцикл записи окончен,В режиме считывания информацииобращение к нужным ячейкам накопителя 10 осуществляется как и в режимезаписи. На входе 4 - нулевой сигнал.На выходах 5 и 9 блока- сигналы,обеспечивающие считывание информациииз напопителя 1 О и соответствующихячеек накопителя 14. Если в считанном слове не было и нет ошибок (на69 55 з . 13255 выходах 36 накопителя 4 и 31 блока 26 - нулевые сигналы), считанные иэ накопителя информационные символы проходят на выходы 39 устройства без изменений. Если в считанном слове появилась первая. ошибка, о чем свидетельствует отличный от нуля вектор- синдром на выходах 3 блока 26 и нулевые сигналы на выходах 36 накопителя 14, синдром ошибки дешифрируется в дешифраторе 65 (фиг,4) и таким образом устанавливается местоположение ошибки, В сумматорах 64 ошибка корректируется. При поступлении следующего тактового сигнала скорректированное кодовое слово поступает в регистр 25, а синдром ошибки - на входы накопителя 14, Эта информация по единичным сигналам на выходах 5 и 8 блока 1 записывается по тому же адресу в накопители 10 и 14.Если в считанном из накопителя слове нет ошибок, а на выходах 36 - сигналы, отличные от нулевого (ошиб-, 25 ка из-за сбоя элемента памяти обнару" жена и скорректирована при предыдущем обращении к этой ячейке), то изменения информационных символов не происходит, а в соответствующие разрыды накопителя 14 записываются нулевыесимволы.В случае появления в считанномслове двух ошибок (одна появилась ранее и ее синдром хранится в накопителе 14), одна из ошибок (вторая) корректируется блоком 33, вторая ошибка (возникла по времени ранее) - в блоке 35. При поступлении следующего тактового импульса скорректированное кодовое слово через регистр 25 переписывается по тому же адресу в накопитель.При отсутствии ошибок в считанном кодовом слове во втором и третьем тактах работы происходит, как и в45 режиме записи, процесс регенерации . информации. Если обращения к накопителю нет (режим хранения), на шине 3 - нулевой сигнал и в устройстве за два такта (сигналы формируются синхронизатором 41) происходит регенерация (работает счетчик 11) с коррекцией ошибок: первый такт - считывание и коррекция ошибок, второй - запись скорректированного кодового слова в накопитель 10,Таким образом, предлагаемое устройство выполняет функции хранения информации с коррекцией ошибок в режимах регенерации и считывания инфор- мации иэ накопителя. Формула и э о б р е т е н и я 1Динамическое запоминающее устройство с коррекцией ошибок, содержа" щее накопитель данных, адресный вход которого подключен к выходу дешифратора, вход которого подключен к выходу первого коммутатора, первый ивторой информационные входы которогоподключены соответственно к выходусчетчика и выходу регистра адреса,вход которого является адресным входом устройства, информационный вход накопителя данных подключен к выходу второго коммутатора, первый и второй информационные входы которого подключены соответственно к выходу регистра данных и к выходу блока кодирования, вход которого является информационным входом устройства, информационный и контрольный выходы накопителя данных подключены соответственно к первому и второму входам блока обнаружения ошибки, информационный выход и выход вектора ошибки которого подключены соответственно к первому и второму входам первого блока коррекции ошибок, блок управления, первый, второй, третий и четвертый выходы которого подключены соответственно к входу режима накопителя данных, к тактовому входу счетчика, к управляющему входу первого коммутатора и к управляющему входу второго коммутатора, первый, второй и третий входы блока управления являются соответственно синхровходом, входом обращения и входом режима устройства, етвертый вход блока управления подючен к выходу одиночной ошибки блока обнаружения ошибки, о т л и ч а ющ е е с я тем, что, с целью повышения надежности устройства, оно содержит накопитель признаков и второйблок коррекции ошибок, первый входкоторого подключен к выходу первогоблока коррекции ошибок, выход второго блока коррекции ошибок подключенк входу регистра данных и являетсяинформационным выходом устройства,адресный и информационный входы накбпителя признаков подключены соответ ственно к выходу первого коммутатораи к выходу вектора ошибки блока обнаружения ошибок, информационный выход накопителя признаков подключенк третьему входу блока обнаруженияошибок, выход двойной ошибки которого подключен к пятому входу блокауправления, пятый выход которого подключен к входу режима накопителяпризнаков,2. устройство по п.1, о т л и -ч а ю щ е е с я тем, что блок управления содержит первый и второй синхронизаторы, первьп, второй, третийи четвертый элементы И, первый, второй, третий и четвертый элементыИЛИ и первый и второй триггеры, установочные входы которых являются соответственно четвертым и пятым входамиблока управления, тактовый вход первого синхронизатора поцключен к так.товому входу второго синхронизатораи является первым входом блока управления, вход управления первого синхронизатора подключен к входу управления второго синхронизатора и является вторым входом блока управления,первый вход первого элемента И подключен к первым входам третьего ичетвертого элементов И и являетсятретьим входом блока управления, первый выход первого синхронизатора под. 25569 6ключен к второму входу четвертогоэлемента И и к первому входу первогоэлемента ИЛИ и является третьим выходом блока управления, второй выходпервого синхронизатора подключен кпервому входу второго элемента И, квторому входу третьего элемента И, кпервым входам третьего и четвертогоэлементов ИЛИ и к тактовым входам 10 первого и второго триггеров, выходпервого триггера подключен к вторымвходам первого и второго элементовИ и третьему входу третьего элементаИ, выход которого подключен к перво му входу второго элемента ИЛИ, выходкоторого является первым выходом блока управления, выход второго синхронизатора подключен к вторым входамвторого, третьего и четвертого эле ментов ИЛИ, третьи входы второго,третьего и четвертого элементов ИЛИподключены соответственно к выходувторого элемента И, к выходу четвертого элемента И и к выходу второго 25 триггера, выход первого элемента Иподключен к второму входу первогоэлемента ИЛИ, выход которого является вторым выхоцом блока управления,выходы третьего и четвертого элемен тов ИЛИ являются соответственно четвертым и пятым выходами блока управления.1325569 Составитель СЛустенко Техред А,Кравчук Корректор Г.Решетни Редак Тупица 89ственного комиобретений и о3-35, Раушс каз 3116 одписноеа СССР ТиражГосу ткрытииая наб., д, 4 по д13035,оск зводственно-поли еское предприятие, г. Ужгород, ул. Проектная, 4