Устройство для контроля кодовых жгутов пзу

(19) (1 36120 00 114 С 11 ПИСАНИЕ ИЭОБРЕТЕНИ ГОСУДАРСТ 8 ЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ К АВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР .11 514348, кл. С 11 С 29/00, 1974.Авторское свидетельство СССР 9 1247950, кл, С 11 С 29/00, 1985. (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ КОДОВЫХ ЖГУТОВ ПЗУ(57) Изобретение относится к запоминающим устройствам, в частности к техническим средствам их контроля, и может быть использовано при органи зации автоматизированного изготовления запоминаюцих блоков. Цель изобретения - повышение достоверностиконтроля, Устройство соедржит переключатели 1-3, элементы И 4-7, элементы ИЛИ 8-10, элемент 11 задержки,инвертор 12, генератор 13, счетныйрегистр 14, дешифратор 15, узел 16элементов И, проверяемьпЪ 17 и эталонный 18 кодовые жгуты, узел 19 воспроизведения информации, элемент И20, регистр 21, блоки 22, 23 и 25элементов И, блок 24 элементов 2 ИИЛИ, блок 26 памяти, элемент 27 памяти, блок 28 элементов задержки, элемент 29 ИЛИ-НЕ, счетчик 30 адресов,генератор 31 тактовых импульсов, коммутатор 32, блок 33 сравнения, 1 ил.113361Изобретение относится к запоминающим устройствам, в частности к техническим средствам их контроля, и может быть использовано при организа-,5ции автоматизированного изготовлениязапоминающих блоков.Цель изобретения - повышение достоверности контроля устройства,На чертеже изображена структурная 10схема предлагаемого устройства,Устройство содержит переключатели1-,3, элементы И 4-7, элементы ИЛИ8-10, элемент 11 задержки, инвертор12, генератор 13, счетный регистр 14, 15дешифратор .15, узел 16 элементов И,проверяемый 17 и эталонный 18 кодовые жгуты, узел 19 воспроизведенияинформации; элемент И 20, регистр 21,блоки 22 и 23 элементов И, блок 24. 2 пэлементов 2 И-ИЛИ блок 25 элементовИ, блок 26 памяти, элемент 27 памяти,блок 28 элементов задержки, элементИЛИ-НЕ 29,.счетчик 30 адресов, генератор 31 тактовых импульсов, коммутатор 32 и блок 33 сравнения.Устройство для контроля кодовыхжгутов ПЗУ работает следующим образом,Кнопкой переключателя 1 устанавливают схему устройства в исходное 30состояние, а кнопкой переключателя 3запускают генератор 13, импульсы свыхода которого через элемент И узла16, соответствующий адресу информационного провода жгутов 17 и 18, опра шивается информация. Если одноименные провода жгутов 17 и 18 расположены с одной стороны индуктивных датчиков в каждом разряде узла 19, тона всех входах элемента 20 присутствуют сигналы единичного уровня, чтосвидетельствует о правильности прошивки данного провода, Элементом 5,по сигналу элемента 11 через элемент8 в счетчике 30 устанавливается адрес 45следующего проверяемого провода.При несоответствии прошивки провода в жгуте 17 жгуту 18 соответствующий неправильно прошитому разрядуиндуктивный датчик узла 19 запрещает 50совпадение в элементе 20, и элемент6 пб сигналу элемента 11 вырабатываетсигнал ошибки, останавливающий черезэлемент 9 генератор 13 и устанавливающий через элемент 10 элемент 27в единичное состояние. В блок 26 записывается адрес регистра 14 совмест -но с признаком ошибки в прошивке, поступающим с элемента 6, после чего 20 2сигналом с блока 28 адрес. блока 26 увеличивается на единицу, подготавливая устройство к записи очередного адреса останова по конкретной причине,Этим же сигналом элемент 27 устанавливается в исходное состояние. Далееблоком 28 через элемент 8 в регистр 14 записываешься "1", а через элемент4 запускается генератор 13, Контрольпродолжается,В устройстве предусмотрен контрольполноты проверок, обеспечиваемый схемоц, состоящей из регистра 21, блоков 22-25 и элементов 29 и 7. При несоответствии шага перебора адресовв регистре 14 единице на всех входах элемента 29 присутствуют сигналы нулевого уровня, вырабатываемые элементами И блока 25 по.соотношению признаков "Больше", "Меньше".и "Равно" Сигнал же единичного уровня вырабатывается одним из элементов И блока 25 при правильном шаге чередования адресов за счет обязательности условия, что при смене "0" на "1" в данном разряде адреса старшие от него разряды обязательно будут равными, а младшие разряды изменят свое состояние из "1" в "0". Подбирая такое сочетание разрядов с выходов (по одному) блоков 22-24 для каждого элемента И блока 25 добиваются контроля всех комбинаций адресов всего лишь количеством элементов И, равным количеству разрядов адреса, При сбое в адресовании элементами 7 и.10 в триггер записывается "1", записывающая в блок 26 адрес регистра 14 вместе с признаком данной ошибки, поступающим с элемента 7 на информационный вход блока 26, Останов генератора 13 с последующим запуском его после записи "1" в регистр 14 осуществляется аналогично предыдущему случаю для ошибки в прошивке.Формула изобретенияУстройство для контроля кодовых жгутов ПЗУ, содержащее счетчик адресов, информационные выходы первой группы которого подключены к соответствующим входам эталонного и проверяемого кодовых жгутов, выходы которых соединены соответственно с входами первой и второй групп блока сравнения, коммутатор, информационный вход которого соединен с выходом блока6120 Составитель В,КотиковРедактор А,Козориз Техред И.Попович Корректор А,Обручар Заказ 4051/50 Тираж 589 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Иосква, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г, Ужгород, ул, Проектная, 4 з 133 сравнения, управляющий вход - с выходом генератора тактовых импульсов, выход сигнала правильной прошивки- коммутатора - с первым информационным входом счетчика адресов, а выход сигнала неправильной прошивки коммутатора - с первым входом останова генератора тактовых импульсов, вто.рой вход останова которого подключен к одному из информационных выходов второй группы счетчика адресов, а выход - к входу синхронизации счетчикаадресов, отличающее ся тем, что, с целью повышения достоверности контроля устройства, в него введены регистр, три блока элементов И, блок элементов 2 И-ИЛИ, элемент ИЛИ-НЕ, элемент И, элемент ИЛИ, эле,мент памяти и блок элементов задержки, причем входы первых групп первого и второго блоков элементов И и блока элементов 2 И-ИЛИ соединены с соответствующими выходами регистра, входы вторых групп - с соответствующими выходами второй группы счетчика адресов, а выходы подключены к входам соответственно первой, второй и третей групп третьего блока элемен" тов И, выходы которого соединены с соответствующими входами элемента ИЛИ-НЕ, выход которого подключен к первому входу элемента И, второй вход которого соединен с выходом генератора тактовых импульсов, а выходс первым входом элемента ИЛИ и с пер"вым информационным входом блока памяти, второй информационный вход 5которого соединен с выходом сигналанеправильной прошивки коммутатора,подключенным к второму входу элементаИЛИ, выход которого соединен с инфор мационным входом элемента памяти,входом блока элементов задержки и третьим входом останова генератора тактовых импульсов, информационные вхо-:ды групп регистра и блока памяти под Б ключены к соответствующим выходамвторой группы счетчика адресов, выход сигнала сброса счетчика адресовсоединен с установочным входом блокапамяти и первым установочным входом 20 элемента памяти, второй установочныйвход которого лодключен к первому выходу элемента задержки, соединенномус адресным входом блока памяти, разрешающий вход которого подключен к 25 выходу элемента памяти, второй выходблока элементов задержки соединен свторым информационным входом счетчикаадресов, а третий выход - с входомзапуска генератора тактовых импуль-, 30 сов, входы сигнала сброса и синхронизации регистра подключены ксоответствующим выходам счетчикаадресов и коммутатора соответственно.