Устройство для формирования исполнительных адресов

(71) Заявител 54) УСТРОЙСТВО ДЛЯ фОР 1 ШРОВЖПИ ИСПОЛНИАДРЕСОВ вычисл ачено длтва- дер 5 ба 10 ойства явля- действие. тво для орадресов 2,коммута тор ный адреса.ройства яввие.ышение быстИзобретение относится ктельной технике и предназниспользования в ЦВМ работающих сносительной адресацйей,Известно устройство для форминия исполнительных адресов 11,жащее регистр команд, индексныеэовые регистры в составе блока орегистров, группы вентилей, дешиторы поиска индексного и базовоггистра, первый и второй сумматоры.адреса,Недостатком этого устр ется недостаточное быстро Известно также устройс мирования исполнительных содержащее регистр команд блоки связи, два сумматор регистр, регистр базового Недостатком такого уст ляется низкое быстродейст Цель изобретения - пов родействия устройства.Поставленная цель достигается тем, что в устройство для формирования исполнительных адресов, содержащее регистр команд, индексный регистр, первый коммутатор, регистр базового адреса, первый и второй сумматоры, второй и третий коммутаторы, причем ервая группа разрядных выходов индексного регистра соединена с группой входов первого коммутатора, управляющий вход которого соединен с первым входом записи устройства, первая группа разрядных выходов регистра базового адреса соединена с группой входов второго коммутатора, управляющий вход которого соединен с вторым входом записи устройства, группа выходов второго коммутатора соединена с первой группой входов первого сумматора, группа разрядных выходов регистра команд соединена с первой группой входов третьего коммутатора, управляющий вход которого соединен с переключающим входом устройства, 8881введены первый и второй регистрыадреса, первый и второй блоки элементов ИЛИ, первый и второй блокиэлементов И, причем вторая группавходов третьего коммутатора соединена с первой группой разрядных выходов первого регистра адреса, с первой группой адресных выходов устройства и с группой выходов первого блока элементов ИЛИ, группа выходов тре" 10тьего коммутатора соединена с первойгруппой входов второго сумматора,вторая группа входов которого соединена с группой выходов первого сумматора, управляющий вход второго сумматора соединен с информационным входом устройства, группа выходов второго сумматора соединена с группой информационных входов первого регистраадреса, вторая группа разрядных выходов которого соединена с второйгруппой адресных выходов устройстван с первой группой входов первогоблока элементов ИЛИ, вторая группавходов которого соединена с группойинформационных входов устройства, группа разрядных выходов второго регистраадреса является третьей группой адрес ных выходов устройства, группа информа=ционных входов второго регистра адреса3 Осоединена с группой опросных выходовустройства и с группой выходов второго блока элементов ИЛИ, первая и вторая группы входов которого соединенысоответственно с группами выходовпервого и второго блоков элементов И,вторые группы разрядных выходов индексного регистра и регистра базового адреса соединены соответственнос группами входов первого и второгоблока элементов И, управляющие входыф)которых соединены соответственно спервым и вторым входами записи устройства, группа выходов первого коммутатора соединена с второй группой входов первого сумматора.Структурная схема устройства приведена на чертеже.Устройство содержит индексный регистр 1, регистр 2 базового адреса,коммутаторы 3, 4, сумматоры 5, 6, ффкоммутатор 7, регистры 8,9 адреса,регистр 10 команд, блоки элементовИЛИ 11,12,блоки элементов И 13,14,входы 15,16 записи устройства, переключающий вход 17 устройства, ин- Иформационный вход 18 устройства,группу информационных входов 19 устройства, группу адресных выходов 20,21 421,22 устройства, группу опросных выходов 23 устройства.Устройство для формирования исполнительных адресов работает следующим образом;Пусть в регистре 1 О находится команда, содержащая относительный адрес (смещение) и признаки индексирования и базирования. Тогда по сигналам, поступающим одновременно на входы 15, 16 устройства, младшие разряды констант переадресации из регистров 1 и 2 соответственно через коммутаторы 3,4 поступают на первый и второй входы первого сумматора 5.При этом старшие разряды констант переадресации поступают через блоки элементов И 13,14 на первую и вторую группы входов второго блока элементов ИЛИ 12 соответственно, где происходит поразрядное логическое сложение,Далее информация с группы выходов блока элементов ИЛИ 12 через группу выходов 23 устройства поступает в устройство управления ЦВМ для выявления конфликтных ситуаций типа "операнд и команда находятся в одном физическом модуле памяти" или "Физический модуль памяти монополизирован другим абонентом системы, имеющим высший приоритет" и т.п. Одновременно результат арифметического сложения с группы выходов сумматора 5 поступает на первую группу входов сумматора 6, на вторую группу входов которого через коммутатор 7 из регистра 10 поступает относительный адрес. Окончательно сформированный исполнительный адрес на группе выходов сумматора 6 и на группе выходов блока элементов ИЛИ 12 Фиксируется в регистрах 8, 9 соответственно, и нагруппе адресных выходов 20,21,22 устройства появляется исполнительньц адрес.Если в регистре 1 О находится команда, содержащая лишь один иэ признаков переадресации, например признак индексирования, то управляющий сигнал поступает только на вход 15 устройства, разрешая прохождение кода младших разрядов регистра 1 через коммутатор 3, а код старших разрядов через блок элементов И 13 соответственно на первую группу входов сумматора 5 и первую группу входов блока элементов ИЛИ 12.888При этом на группе выходов коммутатора 4, на группе выходов блокаэлементов И 14 присутствуют сигналылогического нуля,Сумматор 6 осуществляет арифмети- уческое сложение кода младших разрядов регистра 1 с нулем, соответственно блок элементов ИЛИ 12 осуществляет логическое сложение кода старшихразрядов регистра 1 с нулем. еТаким образом, значение индексапоявляется на выходах сумматора 5 иблока элементов ИЛИ 12 без изменения.Далее в сумматоре 6 происходитарифметическое сложение значения 5младших разрядов индекса и относительно адреса (смещения ), поступающегоиз регистра 10 через коммутатор 7на вторую группу входов сумматора 6,после чего сформированный адрес фик- Зфсируется в регистрах 8, 9.Аналогично работает устройство,когда в команде присутствует лишьодин признак базирования. В этомслучае управляющий сигнал поступаеттолько на вход 16 устройства, подключая коммутатор 4 и блок элементовИ 14.При отсутствии в команде призна-.ков переадресации управляющие сигна- ЭОлы по входам 15,16 устройства не поступают,тем самым обеспечиваются уровни логического нуля на выходах коммутаторов 3,4 и блоков элементов И 13,14 соответственно,на выходах сумматора зз5 и блока элементов ИЛИ 11,а в сумма-торе 6 происходит арифметическое сло-жение адреса, записанного в команде снулем. В данном случае исполнительный адрес совпадает с адресом,запи- цсанным в команде,а номер физическогомодуля памяти - нулевой.Рассмотрим работу устройства, когда требуется наращивать исполнительный адрес на фиксированную величину, кратную 2 п, И =0,1,2, К.В этом случае подается потенциальный сигнал на вход 17 устройства, под действием которого происходит переключение направлений коммутатора 7, таким образомчто на второй вход сумматора 6 подключается выход регистра 8 старшими разрядами непосредственно, а младшими К - разрядами через блок элементов ИЛИ 11.При этом на первую группу входов сумматора 6 с группы выходов сумматора 5 поступает сигнал логического ну 121 Ьля, так как отсутствуют управляющиесигналы по входам 15 и 16 устройства.Пусть, например,. требуется увеличить содержимое регистра 8 на единицу (И=О). В этом случае по входу 18устройства на сумматор 6 подаетсясигнал входного переноса, В сумматоре 6 происходит арифметическое сложение значения регистра 8 с сигналомвходного переноса, а на его группевыходов появляется новое, увеличенноена единицу значение, которое фиксиру-ется в регистре 8 и т.д. до тех пор,пока в регистре 8 не сформируется заданное значение.Если необходимо осуществлять циклическое наращивание значения регистра 8 на величину 2(И=1 ), то дополнительно по группе информационныхвходов 19 устройства подается код00001, тем самым на выход элемента ИЛИ младшего разряда блока элементов ИЛИ 11 "навязывается" сигнал логической единицы. При сложении значения регистра 8 с сигналом входногопереноса произойдет "трансляция"сигнала переноса через младший разряд в ебседний более старший разряд,и на выходе сумматора б появится новое значение, теперь уже увеличенноена величину 2.Прн этом, если старое значениемладшего разряда регистра 8 было единица, то при фиксации первого результата сложения оно изменится на нуль,что должно, если это необходимо, учи-;тываться в устройстве управления.Аналогично , если необходимо реализировать продвижение значения регистра .8 адреса на величину 4, то нагруппу входов 19 подается код 00011,если на величину 8, то на группу входов 19 подается код 000111 и такдалее.При необходимости продвижения значения регистра 8 с максимальным шагомМ=2 К на группу входов 19 подаетсякод 111111,ъ --КТаким образом, в предлагаемомустройстве сокращено время формирова. Гния старших разрядов адреса за счетотсутствия сумматоров в старших разрядах и тем самым повышено быстродействие устройстваФормула изобретения Устройство для формирования испол"нительных адресов, содержащее регистркоманд, индексный регистр, первый кбм= мутатор, регистр базового адреса, пер. вый и второй сумматоры, второй и третий коммутаторы, причем первая группа разрядных выходов индексного регистра соединена с группой входов первого коммутатора, управляющий вход которого соединен с первым входом запи-. си устройства, первая группа разрядных выходов регистра базового адреса соединена с группой входов второго коммутатора, управляющий вход которого соеДинен с вторым входом записи уст-. .ройства, группа выходов второго коммутатора соединена с первой группой входов первого сумматора, группа разрядных .выходов регистра команд соединена с первой группой входов третьего коммутатора,управляющий вход которого соединен с переключающим входом устройства,о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия,оно содержит первый и второй регистры адреса, первый.и второй блоки элементов ИЛИ, первый и второй блоки элементов И, причем вторая группа входов третьего коммутатора соединена с первой группой разрядных выходов первого регистра адреса, с первой группок адресных выходов устройства и с группой выходов первого блока элементов ИЛИ,. группа выходов третьего коммутатора соединена с первойгруппой входов второго сумматора, вторая группа входов которого соединена с группой выходов первого сумматора, управляющий вход второго сумма" тора соединен с информационным входом устройства, группа выходов второго сумматора соединена с группойинформационных входов первого регистра адреса, вторая группа разрядных выходов которого соединена с второй.группой адресных вЪходов устройства и с первой группой входов первого блока элементов ИЛЙ, вторая группа входов которого соединена с груп 1 О пой информационнь 1 х входов устройства,группа разрядных выходов второго регистра адреса является третьей группой адресных выходов устройства, группа информационных входов второго ре 1 у гистра адреса соединена с группойопросных выходов устройства и с группой выходов второго блока элементовИЛИ, первая и вторая группы входовкоторого соединены соответственно сгруппами выходов первого,и второгоблоков элементов И, вторые группыразрядных выходов индексного регистра и регистра базового адреса объединены соответственно с группами входов первого и второго блоков элементов И, управляющие входы которых соединены соответственно с первым и:вторыми входами записи устройства,группа выходов первого коммутаторасоединена с второй группой входовпервого сумматора.Источники информации,принятые во внимание при экспертизе1. Карцев М. А. Архитектура ЦВМ.И., Наука, 1978, с. 148, рис. 2-. 16.352, Авторское свидетельство СССРР 431516, кл. С 06 Р 9/20, 1972 (прототип) .1/5 Филиал ПНП "Патент", г. Ужгород, ул, Проектная,аз 1072 б/14 ВИИИПИ Госу по дела 1 1 3035 д 110 скль КудряшевБ нец КорректорПодписноео комитета СССРий и открытийаушская наб, д. 4 Тираж 74арственно изобрете а Н