Устройство для контроля логических узлов

(71) Заявит 4) УСТРОЙСТВО Недоста ва являет- ости смены ствиями на имеет низс необхотелей, я повышение устройст еобходим и воздей орот оно ом это спучае пульснь.ся то, что вканалов с ипотенциальнькое быстрод об ействие, связанно становки пер еключ зобретения являетс димостью у Целью и быстродейстИзобретение относится к области автоматики и вычислительной техники.Известно устройство, содержащее регистр теста, формирователи входных и выходных сигналов, комму 1;атор и блок сравнения 11.Недостатком этого устройства является ф то, что оно не обеспечивает подачу на входы проверяемого логического узла управляющих сигналов, задержанных относительно момента изменения потенциаль ных сигналов тестовой информации.Известно также устройство 121, содержащее запоминающее устройство (ЗУ), регистр теста, устройство записи, первым входом подключенное к выходу ЗУ, а выходом - ко входу регистра теста, последо 15 вательно соединенные первый элемент за держки, формирователь входного воздействия, второй элемент задержки и формирователь строб-импульса, а также ячейки по числу разрядов, каждая из которых20 состоит из устройств сравнения, переключателя, элемента И, входного формирователя, выходом подключенного к первому КОНТРОЛЯ ЛОГИЧЕСКИОВ 2входу устройства сравнения, выходного формирователя, вход которого подключен ко второму входу устройства сравнения, а выход - через переключатель ко входу входного формирователя и к соответствующему контакту проверяемого узла. Управляющие входы всех устройств сравнения объединены и подключены к входу форми рователя строб-импульса. Первые входы элементов И подключены к входу формирователя входного воздействия, а второй вход устройства записи и вход первого элемента задержки соединены с управляющим входом устройства для контроля узы лов ЭВМ.Поставленная цель достигается тем, что в устройство для контроля логических узлов, содержащее блок памяти, блок записи, регистр теста, два элемента задержки, формирователь входного воздействия, формирователь стробирования, группу ячеек, каждая из которых содержит элемент И, переключатель, элемент сравнения, входной формирователь, выходной формирователь, причем выход блока памя О ти соединен с информационным входом блока записи, управляющий вход которо-, го соединен со входом первого элемента ,задержки и является информационным вхо;дом устройства, выход первого элемента ,задержки соединен со входом формирователя входного воздействия, выход которого соединен со входом второго элемента задержки и с первым управляющим входом каждого элемента И, выход второго20 элемента задержки соединен со входом формирователя стробирования, выход которого соединен с управляющим входом элемента сравнения каждой ячейки, пер,вый информационный вход которого сое 25 динен соответственно с выходом выходного формирователя, а второй информационный вход каждого элемента сравнения соединен с выходом входного формирователя той же ячейки, вход которого соединен с соответствующим контактом провеЗО ряемого узла и с выходным контактом переключателя той же ячейки, входной контакт которого соединен с выходом выходного формирователя тоф же ячейки;, выход блока записи соединен со входом З 5 регистра теста, управляющие выходы которого соединены соответственно со вторыми управляющими входами каждого элемента И, в каждую ячейку введен элемент сложения по модулю два, первый вход 40 которого соединен с выходом элемента И, второй вход - с информационным .выходом регистра теста, а выход элементас входом выходного формирователя. функциональная схема устройства дляконтроля логических узлов и проверяемыйузел 1 показаны на чертеже,Устройство для контроля логическихузлов содержит блок памяти 2, регистртеста 3, блок записи 4, элемент задержки 5, формирователь входного воздействия 6, элемент задержки 7 и формирователь стробирования 8. Устройство содержит также ячейки 9 по числу разрядов,каждая из которых состоит из элемента"сравнения 10 переключателя 11, выходного формирователя 12, входного формирователя 13, элемента И 14 и элементасложения по модулю два 15.Устройство работает следующим образом.Проверяемый узел 1 имеет И контактов, каждый из которых может быть входным или выходным, что фиксируется соответствено замкнутым или разомкнутымположением переключателя 11. На каждый контакт может быть подана информация потенциальная или импульсная,По сигналу управления с входа 16устройства тестовая информация из блокапамяти 2 через блок записи 4 поступает в регистр теста 3,Каждый канал регистра теста 3 имеет два разряда, первый из которых является информационным, второй - управляющим,Управляющий разряд определяет, какойсигнал будет подан на вход проверяемогоузла в данном тесте, Логическая единица соответствует импульсному сигналу,логический нуль - потенциальному.Логический нуль должен присутствоватьна всех управляющих разрядах теста, соответствующих выходам логического устройства и незадействованным контактам.Информационный разряд задает логи-.ческий уровень, подаваемый на вход проверяемого узла, если данный контакт этого узла, потенциальный, импульс, есликонтакт импульсный и эталонную информацию, если контакт выходной.Если на выходе информационного разряда - логический нуль, то полярностьимпульса на выходе элемента сложенияпо модулю два совпадает с полярностьювходного импульса, если на выходе разряда - логическая единица, то полярностьимпульса на выходе элемента сложенияпо модулю два инверсна входному импульЛогические сигналы с информационныхразрядов регистра теста. 3 через элементсложения по модулю два поступают на выходы формирователя 12 и элемента сравнения 10,Если переключатель 1 1 разомкнут, тона второй вход элемента сравнения 10поступает логический уровень с выходапроверяемого узла, Если переключатель11 замкнут, то через формирователь 12сформированный логический уровень поступает на вход проверяемого узла и черезформирователь 13 на второй вход схемысравнения 10. Через промежуток времени, определяемый элементом задержки 5,формирователь входных воздействий 6 формирует на входах элемента И 14 импульс,который проходит лишь через те элементы И 14, на управляющем входе которогологическая единица. Далее импульс поступает на вход элемента сложения по моду- флю два, и затем импульс необходимой полярности с выхода элемента 15 поступает через формирователь 12 и переключатель 11 на вход проверяемого узла. Сигнал с выхода формирователя 6 через эле- Одмент задержки 7 поступает также на формирователь 8, импульс с выхода которогопоступает на входы элементов сравнения10, контролируя состояние выходов в определенный момент времени внутри интер фвала подачи тестов.Длительность стробирующих импульсовменьше, чем длительность импульсов вход-,ных воздействий,Это позволяет повысить быстродействие в случае необходимости смены каналов с импульсными сигналами на потенциальные и наоборот, что достигается засчет программного управления режимомработы каналов и полярностью импульсов. 25т еформула изобретенияУстройство для контроля логических узлов, содержащее блок памяти, блок записи, регистр теста, два элемента задержки, формирователь входного воздействия, формирователь стробирования, группу ячеек, каждая из которых содержит элемент И, переключатель, элемент, сравнения, входной формирователь, выходной формирователь, причем выход блока памяти соединен с информационным входом блока записи, управляющий вход которого соединен .со входом первого элемента задержки и является управляющим входомустройства, выход первого элемента задержки соединен со входом формирователявходного воздействия, выход которогосоединен со входом второго элемента задержки и с первым управляющим входомкаждого элемента И, выход второго элемента задержки соединен со входом формирователя стробирования, выход которогосоединен с управляющим входом элемента ,сравнения каждой ячейки, первый информационный вход которого соединен с выходом,выходного формирователя той же ячейки, авторой информационный вход каждого элемента сравнения соединен соответственнос выходом входного формирователя той жеячейки, вход которого соединен с соответствующим контактом проверяемого узла ис выходным контактом переключателя тойже ячейки, входной контакт которого соединен с выходом выходного формирователя, выход блока записи соединен с входом регистра теста, управляющие. выходыкоторого соединены соответственно сУуправляющими входами каждого элементаИ, о т л и ч а ю щ е е с я тем, что,ос целью повышения быстродействия, вкаждую ячейку введен элемент сложенияпо модулю два, первый вход которогосоединен с выходом элемента И, второйвход - с информационным выходом регистра теста, а выход - с входом выходногоформирователя,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР% 390526, кл, Я 06 Р 11 Ю 4, 1973.2. Авторское свидетельство СССР/5,филиал ППП фПатент, г, Ужгород, ул, Проектная, 4 26/14 Тираж 7 ВНИИПИ Государствепо делам изоб 113035, Москва, Жного коетений35, Рауш По тета ССС открытий скан наб