Арифметико-логическое устройство с контролем
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
и 890389 Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 010379 (21) 2732125/18-21 тс присоединением заявки И -по делам изобретений и открытийОпубликовано 15.1 2,81, Бюллетень1 т 6 Дата опубликования описания 15.1231 Б.С, Дудкин, А.В. Ермоленко, И.С. Рогов и М.А. ГафаровИзобретение относится к вычислительной технике и может быть использовано для высоконадежных арифметических устройств вычислительных машин.Известно арифметическое устройство, содержащее блоки формирования переноса, блоки операции над битами, блоки формирования результата и блоки контроля и .Недостатком этого устройства являтО ется отсутствие или недостаточно эффективный контроль арифметических и логических операций.Наиболее близким по технической сущности к предлагаемому является ариф 15 метико-логическое устройство с контролем, содержащее элементы И первой группы и элементы ИЛИ первой группы, входы которых соединены с группой соответствующих информационных входов20 устройства, выходы - с первыми входами элементов И второй группы, вторыми входами соединенных с первым установочным входом устройства, первыми входами элементов И третьей группы ипервыми входами элементов ИЛИ второйгруппы, а выходами - с первыми входами элементов ИЛИ третьей группы, вторые входы которых через элементы НЕпервой группы подключены ко вторымвходам элементов И четвертой группы,выходы которых соединены со входамиэлементов НЕ второй группы и первымивходами элементов И пятой группы, вторые входы которых являются первым управляющим входом устройства, а выходысоединены с первыми входами элементовИЛИ четвертой группы, выходы элементов НЕ второй группы соединены со вторыми входами элементов И третьей группы и вторыми входами элементов ИЛИ второй группы, выходы которых через элементы НЕ третьей группы подключены кпервым входам элементов И шестой группы, вторые входы которых соединены стретьими входами элементов И третьейгруппы, выходами подключенных ко вторым входам элементов ИЛИ четвертойгруппы, третьи входы которых соединеныс выходами элементов И шестой групгы, первые и вторые входы элементов И седьмой группы соединены с соответствующими информационными входами устройства, третьи входы являются вторымуправляющим входом устройства, а выходы подключены к чет вертым входам элементов ИЛИ четвертой группы, первые входы элементов И восьмой и девятой 1 О групп являются третьим и четвертым управляющими входами устройства соответственно, выходы элементов И восьмой группы и выходы элементов И девятой группы соединены с первыми и вто рыми входами элементов ИЛИ пятой группы соответственно, выход каждого предыдущего элемента ИЛИ третьей группы подключен ко второму входу каждого последующего элемента И второй группы2 О и к первому входу формирователя результатов контроля арифметических операций, выходы элементов ИЛИ пятой груп- группы соединены с первым входом формирователя результатов контроля ло 25 гических операций и вторым входом формирователя результатов контроля арифметических операций, группа выходов которого подключена к группе входов первого элемента И, выходом подсоединенного к первому входу второго элемента И, второй вход которого является вторьМ установочным входом устройства, а выхЬд подключен к первому входу элемента, ИЛИ, второй вход которого соединен с выходом первого сумматора по моду лю два, первый вход которого является выходом второго сумматора по модулю два, выходы элементов ИЛИ четвертой группы подключены к соответствующим входам формирователя четности резуль О татов операции 21.Недостатком устройства является его аппаратурная сложность.Цель изобретения - упрощение устройства. 45Указанная цель достигается тем, что устройство содержит элементы НЕ четвертой и пятой групп, элементь 1 И десятой группы и третий сумматор по модулю два, первый вход которого является выходом формирователя результатов контроля логических операций, второй вход соединен с выходом формирователя четности результата операции, а выход подключен ко второму входу первого сумматора по модулю два, выходы элементов И первой группы соединены со вторыми входами элементов ИЛИ третьей группы, выходы предыдущих элементов ИЛИ пятой группы подключены к первым входам последующихэлементов И десятой группы, вторымивходами соединенных с пятым управляющим входом устройства и с третьими входами элементов И третьей группы, входыэлементов НЕ четвертой и пятой группподключены к соответствующим информационным входам устройства, выходы элементов НЕ четвертой группы соединенысо вторыми входами, а выходы элементов НЕ пятой группы - с третьими входами элементов И девятой группы, вторые входы элементов И четвертой группы соединены со вторыми входами элементов И восьмой группы и с третьимивходами элементов И десятой группы,выходы элементов И первой группы подключены ко вторым входам элементовИЛИ третьей группы,На чертеже представлена схема устройства,Устройство содержит формировательчетности результата операции, первый 2 и второй 3 информационные входыустройства, первый установочный вход4 устройства, первый, второй, третий,четвертый, пятый и шестой управляющиевходы устройства 5-10, элементы ИЛИпервой, второй, третьей, четвертой и;пятой групп 11-15, элемент ИЛИ 16,элементы И первой, второй; третьей,четвертой, пятой, шестой, седьмой,восьмой, девятой и десятой групп 1726, первый и второй элементы И 27 и28, элементы НЕ первой, второй, третьей, четвертой и пятой групп 29-33,первый, второй и третий сумматор помодулю два 34, 35 и 36, формирователи37 и 38 результатов контроля логических и арифметических операций соответственно, блок 39 контроля, операционный блок 40, формирователь 41 сигнала переноса, формирователь 42 сигнала паритета, формирователь 43 результата вычислений, вычислители 44.Значение 2-го бита операндов А иВ обозначено А; и В;, четность операндов А и В - Р, и Р, сигнал переноса 1-го разряда - РЕ сигнал результата операции в 1-ом разряде - Йерезультат контроля - ГР .Блок 39 контроля содержит формирователь 1 четности результата операции,формирователь 37 результатов контроля логических операций, осуществляющий свертку по вод 2 сигналов, посту 890389входов устройства, выходы - с первыми входами элементов И второй группы, втовторыми входами соединенных с первым установочным входом устройства, пер" выми входами элементов И третьей груп 5 пы и первыми входами элементов ИЛИ второй группы, а выходами - с первыми входами элементов ИЛИ третьей группы, вторые входы которых церез элементы НЕ первой группы подключены ко вторым входам элементов И четвертой группы, выходы которых соединены со входами элементов НЕ второй группы и первыми входами элементов И пятой групгы, вторые входы которых являются первым управляющим входом устройства, а выходы соединены с первыми входами элементов ИЛИ четвертой группы, выходы элементов НЕ второй группы соединены со вторыми входами элементов И третьей группы и вторыми входами элементов ИЛИ второй группы, выходы которых церез элементы НЕ третьей группы подключены к первым входам элементов И шестой группы, вторые входы которых соединены с третьими входами элементов И третьей группы, выходами подключенных ко вторым вхоДам элементов ИЛИ четвертой группы, третьи входы которых соединены сзо выходами элементов И шестой группы, первые и ворые входы элементов И седьмой группы соединены с соответствующими информационными входами у ст рой ст ва, трет ьи входы я вля ются вторым управляющим входом устройства, а выходы подключены к четвертым входам элементов ИЛИ четвертой группы, первые входы элементов И восьмой и девятой групп являются третьим и четвертым управляющими входами устройства соответственно, выходы элементов И восьмой группы и выходы элементов И девятой группы соединены с первыми и вторыми входами элементов ИЛИ пятой группы соответственно, выход каждо го предыдущего элемента ИЛИ третьей группы подключен ко второму входу каждого последующего элемента И второй группы и к первому входу формирователя результатов контроля арифме тических операций, выходы элементов ИЛИ пятой группы соединены с первым входом формирователя результатов контроля логических операций и вторым входом формирователя результатов контроля арифметических операций, группавыходов которого подключена к группевходов первого элемента И, выходомподсоединенного к первому входу второго элемента И, второй вход которого я вляет ся вторым у ст ано воцным входом устройства, а выход подключен к первому входу элемента ИЛИ, второй вход которого соединен с выходом первого сумматора по модулю два, первый входкоторого является выходом второго сумматора по модулю два, выходы элементов ИЛИ четвертой группы подключены к соот ветст вующим входам формирователя .цетности результатов операции, о т - личающееся тем, что, сцелью упрощения устройства, оно содержит элементы НЕ четвертой и пятой групп, элементы И десятой группы и третий сумсумматор по модулю два, первый вход кокоторого является выходом формирователя результатов контроля логических.операций, второй вход соединен с выходом формирователя четности результата операции, а выход подключен ко второму входу первого сумматора по модулю два, выходы элементов И первой группысоединены со вторыми входами элементовИЛИ третьей группы, выходы предыдущих элементов ИЛИ пятой группы подклюцены к первым входам последующих элементов И десятой группы, вторыми входами соединенных с пятым управляющим входом устройства и с третьими входами элементов И третьей группы, входы элементов НЕ чет вертой и пятой групп подключены к соответствующим информационным входам устройст ва, выходы элементов НЕ четвертой группы соединены со вторыми входами, а выходы элементов НЕ пятой группы - с третьими входами элементов И девятой группы, вторые входы элементов И четвертой группы соединены со вторыми входами элементов И восьмой группы и с третьими входами элементов И десятой группы, выходы элементов И первой группы подключены ко вторым входам элементов ИЛИ третьей группы. Источники информации,принятые во внимание при экспертизе Авторское свидетельство СССР Н 525086, кл. О 06 Г 7/38, 1976. 2. Патент Великобритании У 1372 791,кл. 6 06 Г 11/10, опублик. 1973.акааэ 1 113035лиал ППП "Патент", г. Ужгород, ул. Проектная 7 ПЬ ВНИИ Тираж Го судар ст елам изоб сква, Ж748енного кетений иРаущск Подписноеитета СССРткрытийнаб., д. 4/5
СмотретьЗаявка
2732125, 01.03.1979
ПРЕДПРИЯТИЕ ПЯ А-3706
ДУДКИН БОРИС СЕМЕНОВИЧ, ЕРМОЛЕНКО АЛЕКСЕЙ ВАСИЛЬЕВИЧ, РОГОВ ИГОРЬ СЕРГЕЕВИЧ, ГАФАРОВ МИХАИЛ АКИМОВИЧ
МПК / Метки
МПК: G06F 7/38
Метки: арифметико-логическое, контролем
Опубликовано: 15.12.1981
Код ссылки
<a href="https://patents.su/5-890389-arifmetiko-logicheskoe-ustrojjstvo-s-kontrolem.html" target="_blank" rel="follow" title="База патентов СССР">Арифметико-логическое устройство с контролем</a>
Предыдущий патент: Настраиваемое устройство
Следующий патент: Арифметико-логическое устройство двухадресной цвм
Случайный патент: Устройство для решения задач линейного программирования