Индексное устройство процессора быстрого преобразования фурье

носится к вычислительжет быть использованой обработки сигналов. йство, реализующее ванне фурье 1 соение еимо цифр ово но устр преобраэ 5 мнрования адреса,еса, дешифраторчетчик адрса и делитель частНедостатком даннется поочередное форадреса, что увепичобразования и сниж. устройства.Наиболее близкиности к изобретению123 содержащее дрегистр, блок управпключат ель. го устройства явпямнрованне каждого1 О ет общее время преет быстродействие и а по технической сущявпяется устройство счетчика, сдвиговыйенин, адресный переНедостатком укаэанного является невысокое быстр как числа установившиеся итерации в счетчиках додж ся там до конца процессаИэобрет ной техник в области Извест быстрое держащее чающий сустройства действие, так в каждом такте ны сохраиятьэаписи (считы ия ван ) оперативного запоминающего устройства (ОЗУ).Белью изобретения является повышение быстродействия устройства.Поставленная цель достигается тем, что в устройство, содержащее основной и дополнительный счетчикирсдвиговый регистр, блок управления, адресный переключатель, причем первый вход блока управления, тактовый вход основного и тактовый вход дополнительного счетчиков подвпочены к входу тактовых импульсов устройства, вход начального адреса основного и дополнительного счетчиков цодюпоче ны к входу установки начадьного адреса устройства, первый выход блоха управления подключен к управляющему входу основного. и к первому управляющему входу дополнительного счетчиков, выходсдвигового регистра подключен к второму управляющему входу дополнительного счетчика и второму входу блока управления, второй выход которого подключен к первому входу сдвигового регистра,. второй вход ко888130 торого подключен к входу числа итерацийустройства и к входу числа итераций дополнительного счетчика, выход адресного переключателя является выходом устройства,введены два регистра и элемент задержки,при этом первый вход первого регистра подключен к выходу основного счетчика, первыйвход второго регистра подключен к выходудополнительного счетчика, второй выходблока управления подключен к входу элемента задержки, выход которого подключен квторым входам первого и второго регистров соответственно, выход первого регистра подключен к первому входу адресногопереключателя, выход второго регистраподключен к второму входу адресногопереключателя.На чертеже представлена блок-схемаиндексного устройства процессора быстрого преобразования Фурье.Устройство содержит основной счетчик1, дополнительный счетчик 2, сдвиговыйрегистр 3, блок 4 управления, первыйрегистр 5, второй регистр 6, адресныйпереключатель 7, вход 8 тактовых импульсов, вход 9 установки начальногоадреса, вход 10 числа итераций, элемент11 задержки,1 гистры 5 и 6 и т.д. Таким образом, в одно тотип, т.е. последнее подготовляет заопределенный промежуток времени и пар адресов, то предлагаемое устройство - (2-1) пар, что представляет существенный выигрыш по быстродействию.Так как в течение цикла записи (считывания) ОЗУ адрес на выходе индексного устройства необходимо поддерживатьпостоянным, введение регистров позволяетодновременно производить запись (считывание) по уже сформированному адресу и формирование следующего адреса, в то время как в устройстве - прототипе этидва процесса осуществляются последовательно, один за другим, Это приводит к выигрышу в быстродействии в 2 раза посравнению с прототипом,Формула изобретения фИндексное устройство процессора быстрого преобразования фурье, содержащее 25 основной и дополнительный счетчики, сдвиговый регистр, блок управления, адресный Индексное устройство процессора быстрого преобразования фурье работает следующим образом,Перед началом работы индексного устройства в счетчиках 1 и 2 фиксируется начальный адрес с входа 9; по числу итераций, задаваемому по команде, приходящей на вход 10, формируется сдвиг на счетчике 2 и при подаче на вход 8 начинается формирование кода в счетчиках 1 и 2, т.е, числа будут синхронно возрастать с постоянным сдвигом, заданным счетчиком 2. В каждом такте на выходных шинах счетчиков 1 и 2 появляются адресаОЗУ очередной пары чисел. После формирования адреса числа из счетчиков переппсываются в регистры 5 и 6, откуда онп считываются через переключатель 7 на выход адресного устройства поочередно с регистров 5 и 6. После переписи адре са из счетчиков 1 и 2 в регистры 5 и 6 по следующему тактовому импульсу происходит формирование следующего адреса в счетчиках 1 и 2. Одновременно идет запись в ОЗУ (или считывание из ОЗУ) и в течение этих процессов адреса на регистрах 5 и 6 не меняются. К окончанию записи (считывания) в счетчиках 1 и 2 записываются адреса очередной пары чисел, которые следующим импульсом управления заносятся в репереключатель, причем первый вход блока управления, тактовый вход основного и тактовый вход дополнительного счетчиков подключены к входу тактовых импульсов устройства, вход начального адресаосновного и дополнительного счетчиков подключены к входу установки начального адреса устройства, первый выход блока управления подключен к управляющему входу основного и к первому управляющему входу дополнительного счетчиков, выход сдвигового регистра подключен к второму управляющему входу дополнительного счетчика и второму входу блока управления, второй выход которого подключен к первому входу сдвигового регист 45 ра, второй вход которого подключен к входу числа итераций устройства и к входу числа итераций дополнительного счетчика, выход адресного переключателя является выходом устройства, о т л и 5 О,ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, внего введены два регистра и элемент задержки, при этом первый вход первогорегистра подключен к выходу основногосчетчика, первый вход второго регистраподключен к выходу дополнительного счетчика, второй выход блока управления подключен к входу элемента задержки, выход 55 и то же время предлагаемое устройствопозволяет записывать (считывать) на И888130 Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССРСоставитель С. ГРомоваедактор Г. Петрова Техред Т. Маточка Корректор М. Демчи 748венногоретенийЖ,Заказ 10726/ВН филиал ППП "Патент", г, Ужгород, ул. Проектная, 4 которого подключен к вторым входам первого и второго регистров соответственно, выход первого регистра подключен к первому входу адресного переключателя, выход второго регистра подключен к второму входу адресного переключателя. 14 ТиражИИПИ Государстпо делам из13035, Москва Подписноекомитета СССРи открытийаушская наб., д. 4