G11C 11/40 — транзисторов

Номер патента: 838755

Опубликовано: 15.06.1981

Авторы: Мамедов, Подопригора

МПК: G11C 11/40

Метки: блок, ди-намического, запоминающего, информации, регенерации, устройства

...8 опорного напряжения, источник 9сигнала восстановления потенциала, 25источник 10 тока. Предлагаемое устройство работает следующим образом.В режиме покоя ток источника 10 тока равен нулю, а напряжение источника 9 сигнала восстановления потенциала имеет высокий логический уровень, Напряжение на центральном р-и переходе четырехслойной структуры, об 35 разующей транзисторы 1 и 3, равна нулю. Перед тем, как на входную шину б подан сигнал, подлежащий усилению (регенерации), напряжение на базе транзисторов 4 и 5 понижается так,40 что их змиттерные р-и перехоцы смещаются в обратном направлении. Напряжение на регенерацианном входе сравнивается с опорным напряжением 8, Включается источник 10 така. Ксли напряжение на входе оказалось меньше...

Номер патента: 841045

Опубликовано: 23.06.1981

Авторы: Милошевский, Яковлев

МПК: G11C 11/40

Метки: запо-минающего, накопитель, постоянного, устройства

...плавкие перемычки, резисторы и т, д.На рассматриваемый элемент связи подается напряжение Бее. При напряжении на нем Рс транзистор 4 (1 = 1, 2, , п) открывается, При напряжении с 1, на элементе связи транзистор 5 а открывается, транзистор 4 при этом закрыт.Устройство работает следующим образом, Пусть выполнено условие (1), чего можно достигнуть выбором номиналов резисторов б, 7, 8, 9. Тогда, очевидно, в случае подачи па элемент связи напряжения Б = = За (условие (2) напряжение на резистивном элементе 10 с будет близко к 1.)с, а напряжение на остальных резистивных элементах 10 близко к нулю. Пусть высокому сопротивлению элемента связи соответствует 0 лвоичной информации, а низкому - 1 двоичной информации.,(,.-р,. 1СКс Р 2 1 с( (4...

Номер патента: 881858

Опубликовано: 15.11.1981

Авторы: Еремин, Стоянов, Сухоруков, Хорошунов

МПК: G11C 11/40

Метки: динамическое, запоминающее

...формирователей адресных сигналов.На чертеже показана функциональная схема предлагаемого динамического запоминающего устройства.Устройство содержит матричный накопитель 1 информации, выполненный на транзисторных ячейках памяти, адресные шины 2, формирователи 3 ад881858 ресных сигналов, накопительные элементы 4, дополнительные формирователи 5 адресных сигналов, управляемый генератор б импульсов и дешифратор 7 строк.В режиме записи с помощью дешифратора строк производится выбор строки, при этом на входе выбранного формирователя адресного сигнала формируется высокий уровень напряжения, на выходе также появляется высокий уровень напряжения и адресные транзисторы ячеек памяти открываются. Как только напряжение на адресной шине достигает...

Номер патента: 881859

Опубликовано: 15.11.1981

Автор: Фурсин

МПК: G11C 11/40

Метки: динамический, памяти, элемент

...к шине 4, время задержки распространения сигнала фиксировано, независит ни от коэффициентов объединения по входу и разветвления по выходу, ни от изменения температуры(в рабочем диапазоне) и обратно пропорционально частоте импульсов питания. Отсутствие влияния выхода навход (т.е. паразитной обратной связи) приводит к дополнительному повыЗ 0 шению помехоустойчивости,881859 оставитель В.Гордоиоваехред З.фанта ректор М.Кос Редактор Л.тюрина Подписноемитета СССРоткрытийя наб., д. тираж 648 ВНИИПИ Государственного к по делам изобретений и 13035, Москва, Ж, Раушск/5 Филиал ППП Патент, г. Ужгород, ул. Проектная,Изобретение представляет большойинтерес для народного хозяйства, таккак обеспечивает 100-ную регенерацию сигнала, что обусловлено...

Номер патента: 881860

Опубликовано: 15.11.1981

Авторы: Куварзин, Лихацкий, Яковлев

МПК: G11C 11/40

Метки: памяти, элемент

...изолирующийслой и нанесенный на него третий управляющий слой поликристаллическогополупроводникового материала, третийизолирующий слой нанесен частично навторую легированную область подложки, второй управляющий слой и частично на поверхность первого управляющего слоя.На чертеже представлено предлагаемое устройство.Элемент памяти содержит полупроводниковую подложку 1 р-типа с поверхностной концентрацией примеси5 10 -5 10 Ь см- с расположеннымив ней высоколегированными областямии-типа 2, являющимися областями истока и стока, На полупроводниковойподложке расположен первый слой поликрмния 3, изолированный от подложкн слоем диэлектрика 4. Диэлектрический слой 5 изолирует второй слойполикремния б от подложки 1 и первого слоя поликремния 3. Над...

Номер патента: 886053

Опубликовано: 30.11.1981

Авторы: Козырь, Петросян

МПК: G11C 11/40, G11C 16/00

Метки: запоминающее, полупроводниковое, постоянное

...БазыФмногоэмиттерных транзисторов 3 дешифратора 4 соединены с соответствующими базами многоэмиттерных транзисторов 7 накопителя 8 и одним концом соответствующих нагрузочных элементов 9, выполненных на резисторах, другие концы которых подключены к шине нулевого потенциала и к коллекторам многоэмиттерных транзисторов 7 накопителя 8, Одноименные эмиттеры многоэмиттерных транзисторов 7 накопителя 8 объединены с сответствующими концами резисторов третьего блока 10 сопряжения и имеют внешние выводы. Одни концы резисторов блоков 5,6 и 10 сопряжения подключены к вы" ходу источника 11 питания.В предлагаемом устройстве дешифратор 4 построен на многоэмиттерных транзисторах 3, где цепь коллектора разомкнута 1,коллектор многоэмиттерных...

Номер патента: 886054

Опубликовано: 30.11.1981

Авторы: Козырь, Петросян

МПК: G11C 11/40, G11C 16/00

Метки: запоминающее, полупроводниковое, постоянное

...которого подсоединены к выходам адресного формирователя третьей группы, входы которых подключены к выходам второго дешифатора,вход ключа подсоединен к четвертомувыходу рагистра адреса, а выходы ключа подсоединены к соответствующим выходам выходного, блока.На чертеже представлена электрическая схема предлагаемого устройства,Полупроводниковое постоянное запоминающее устройство содержит накопитель , 1, выходы которого соединены со входами выходного блока 2, регистр 3 ад- реса, пер,вые и вторые выходы которогосоединены со входами первого 4 и вто.рого 5 дешираторов, причем выходыпервого дешифратора 4 подключены к соответствующим входам адресных формирователей первой группы 6, выходы которых соединены с первыми входамитретьего дешифратора 7,...

Номер патента: 888206

Опубликовано: 07.12.1981

Авторы: Агапкин, Феденко

МПК: G11C 11/40

Метки: запоминающего, интегрального, считывания, усилитель, устройства

...зарядки сигнальной шины 6, сигнальную шину 7, первый 8 и второй 9усилительные транзисторы, третий 10и четвертый 11 нагрузочные транзисторы, шину 12 питания и транзистор 13смещения, входы 14 и 15 и выход 16усилителя, Транзисторы 8 и 9 имеютобщий исток и соединены по триггерной схеме, а их стоки подключены соответственно к шине 7 и к выходу 16 усилителя. Истоки нагрузочных транзисторов 1 и 2 соединены соответственно с выходом 16 усилителя и шиной 7. Стоки и затвор транзистора 1 подключены к шине 12Затвор транзистора 2 является одним иэ входов усилителя 15. Затвор транзистора 13, стоки транзисторов 1 О, 11 и сток транзисторапредварительной зарядки шины 6 соединены с шиной 12. Затворы транзисторов 1 О и 11 подключены к истоку транзистора 10...

Номер патента: 888207

Опубликовано: 07.12.1981

Авторы: Бондарев, Иванов, Петров, Прушинский, Филиппов

МПК: G11C 11/40

Метки: памяти, элемент

...3Анод диода 4 подключен к эмиттерутранзистора записи и к шине 6 записи.Элемент памяти работает в трех режимах: хранения, считывания и записи информации,В режиме хранения между шинами 2и 5 устанавливают напряжение достаточное для поддержания бистабильногосостояния тиристора 1, Величина тока 1 охранения, протекающего через включенный тиристор, выбирается минимальнодопустимой (1-3 мкА), Если тиристорвключен (логический "0"), то по цепи. шина 2 - тиристор 1 - шина 5 протекает ток хранения, а транзистор 3и диод 4 закрыты.В режиме считывания повышается потенциал (относительно режима, хране,ния) одновременно на шинах 2 и 6.Если транзистор находился во включен-.ном состоянии, то повышается потенциал на шине 5. Если в режиме хранения тиристор был...

Номер патента: 894794

Опубликовано: 30.12.1981

Авторы: Деркач, Розман, Тарчинский, Утяков, Шехватов, Шустенко

МПК: G11C 11/40

Метки: запоминающее, заряда, переносом, приборах

...устройства. В ре. жиме записи, адресный блок 1, в соответствии садресом, присутствующем на адресных ши. нах 2, выбирает цифро-аналоговый преобразо. ватель 7 и подключает его входы к шинам 3 данных. При этом на выходе цифроанапого. вого преобразователя 7 появляется напряжение, уровень которого соответствует входному ин. формационному коду, Это напряжение посту пает на информационный вход б соответству. ющего сдвигового регистра 5 и запоминается в нем, Блок 14 синхронизации вырабатывает сдвигающие импульсы и синхронизирует работу сдвиговых регистров 5 и адресного блока 1. С каждым М-ным тактом, на входы всех циф. рьаналоговыхпреобразователей 7 поступает максимальная кодовая комбинация и в сдвиговые регистры 5 заносится максимальный...

Номер патента: 903980

Опубликовано: 07.02.1982

Авторы: Кильметов, Механцев, Сухоруков

МПК: G11C 11/40

Метки: запоминающий, элемент

...второго транзистора-типа, исток - с шиной 7 питания, а затвор - с шиной 6 питания. Напряжение отсечки третьего транзистора 5 р -типа выбрано таким, что оно превышает сумму напряжений отсечки лары транзисторов 1 и 2 и транзисторов 3 и 4. Запоминающий элемент работает следующим образом.Транзисторы 1 и 2, 3 и 4 образуютпопарно приборы с отрицательным сопро 5 тивлением - Л -диоды, включенные последовательно. Л -диоды выбраны такимобразом, что максимальный ток верхнегодиода больше максимального тока нижнего диода. В режиме хранения информации1 О на шине 6 поддерживается положительныйпотенциал (О хрьн ), величина которогобольше напряжения отсечки Л -диодов,но меньше напряжения отсечки третьеготранзистора 5 р -типа. Если в запоми 15 нающем...

Номер патента: 903981

Опубликовано: 07.02.1982

Авторы: Зенцова, Сафонов

МПК: G11C 11/40

Метки: запоминающее

...11 питания, одни адресные входы 12 матричного накопителя 3, адресный дешифратор 13, другие адресные входы 14 матричного накопителя 3, адресный усилитель 15. Матричный накопитель 3 содержит запоминающие транзисторы 16 и разделительные транзисторы 17.Устройство работает следующим образом. В режиме считывания нагрузочные элементы 10 закрыты и находятся в непроводящем состоянии.Для того, чтобы опросить ячейку запоминающего устройства, открываются разделительные транзисторы 17, подключенные к одному из выводов адресного усилителя 15. Разделительные транзисторы 17 каждых соседних ячеек подключены к другому из выводов адресного усилителя 15 и закрыты, исключая про текание тока через эти ячейки.Одновременно с этим от другого адресного...

Номер патента: 903982

Опубликовано: 07.02.1982

Авторы: Попова, Свердлов, Соскин

МПК: G11C 11/40

Метки: запоминающее, постоянное

...устройство,содержащее запоминающие МОП-транзисторы с плавающими затворами, управляюшие затворы которых соединены с шинами М, истоки транзисторов соединеныс шиной Х, стоки транзисторов соединены с шинами Е, соединенными сис токами соответс твующих управляюнихтранзисторов, затворы которых соединены с управляющими шинами, а стоки - сшиной питания, и шину нулевого потенциала, введены дополнительные управляющие трназисторы, затворы которыхподключены к управляющим шинам, стоки - к соответствуюшим шинам, а истоки соединены с шиной нулевого потенНа чертеже представлена принципиальная схема постоянного запоминающего устройства,Устройство содержит запоминаюшие МОП-транзисторы 1 с плавающ;м и управляющим затворами, соединенными с шинами Э...

Номер патента: 928405

Опубликовано: 15.05.1982

Авторы: Минков, Соломоненко

МПК: G11C 11/40, G11C 7/06

Метки: запоминающего, интегрального, считывания, усилитель, устройства

...отсутствуют цепи статического потребления и дифференциальный выходной сигнал на сигнальных шинах равен напряжению питания.Это имеет большое значение для интегральных динамических ЗУ большой и сверхбольшой емкости, так квк мощность, потребпяемая известными усилителями считывания, состагдяет 70-80",о мощности потребления ЗУ. Применение предлагаемогоусилителя позволит снизить мощность потребления ЗУ в 2-3 3 92840быстродействие за счет заряда параэитной емкости схемы.1 Ьдь изобретения - уменьшение потребляемой мощности и увепичение быстродействия усилителя считывания.5Поставленная цель достигается тем,что усилитель ссдержит два МОП-конденсатора и два ключевых транзистора, стокпервого ключевого транзистора соединенС ЗатВОРОМ ПЕРВОГО...

Номер патента: 928413

Опубликовано: 15.05.1982

Авторы: Кассихин, Хайновский

МПК: G11C 11/40

Метки: блок, выборки, информации, матричного, накопителя

...осуществляется, выбор нового выхода, то уровень напряжения на адреснойшине 16 .падает до логического нуля, итранзисторы 2, 4 и 5 выключаются. Пустьтеперь возбуждается адресная шина 17и транзистор, включаемый между выходом 19 и следующим выходом, запрограммирован и тока не проводит. Тогда потенциал выхода 20 поднимается трензистором 9 и запоминающий тоанзистор,включенный между. выходами 19 и 20перестает проводить ток, не препятствуязаряду выхода 19 и шины 11 и ее быстрому достижению потенциала логическогонуля. Предлагаемый блок выборки обладает большим быстродействием, которое достигается благодаря тому, что при изменении адреса столбца, при котором потенциал на прежде выбранной адресной Шине. падает до уровня логического нуля, а на...

Номер патента: 930385

Опубликовано: 23.05.1982

Авторы: Калошкин, Мамедов, Подопригора, Савотин, Сухопаров

МПК: G11C 11/40

Метки: выборки, накопителе, памяти, элементов

...работц устройства.Устройство содержит первую шину 1 питания, шину 2 управления двухэмиттерный п-р-и транзистор 3 с двумя эмиттерами 4 и 5, адресную шину 6, шину 7 выборки элементов памяти при записи, и-р-и транзистор 8, нагрузочный резистор 9, р-и"р транзистор 1 О, шину 11 выборки элементов памяти при считывании, вторую шину 12 питания, источник 13 питания.Устройство работает следующим об- разом.В режиме покоя ток выине б и напряжение на шине 2 равны нулю. Напряжение на шине 11 (Ци) равно напряжению шины 1 (О), а напряжение на щине 7 равно нулю, так как транзистор 3 закрыт. Поступление в шину 6 адресного тока приводит к включению транзисторов 10 и 8. Потенциал шины 11 понижается до величины, рав-. ной остаточному напряжению между...

Номер патента: 940238

Опубликовано: 30.06.1982

Авторы: Авсеев, Гвоздев, Стоянов, Сухоруков, Хорошунов

МПК: G11C 11/40

Метки: запоминающего, накопитель, устройства

...этом процесс записи завершается.Необходимо заметить, что подача высокого уровня напряжения на адреснуюшину 1 не может изменить состояние подключенного к ней запоминающего конденсатора 5 соседнего элемента 3 памяти,так как МДП-транзистор 4 указанного соседнего элемента закрыт,В режиме хранения информации на дополнительные адресные шины 9 и адресныешины 1 подаются низкие уровни напряжений. Поэтому все МДП-транзистрры 7 и 4закрыты.Информация хранится в форме зарядана конденсаторах 5. При этом логической1 соответствует заряженное состояниеконденсатора 5, а логическому О - разряженное состояние.Объединенные области истоков МДПтранзисторов 4 групп 6 элементов 3 памяти и подключенные к ним затворы вторыхМДП-транзисторов 8...

Номер патента: 942149

Опубликовано: 07.07.1982

Автор: Климас

МПК: G11C 11/34, G11C 11/40

Метки: запоминающее

...шине8, Общая точка соединения этих режсторов соединена с базой переключающеготранжстора 9.Блок 2 сброса состоит из двух транзисторов 10 и 11 И - р - И типа, ре 30жсторов 12 и 13, суммирующего резистора 14, нагрузочного режстора 15,кнопочного переключателя 16, нагрузочного резистора 17,Запоминающее устройство работаетследующим образом.В исходном состоянии после включения напряжения питания ячейки памятизакрыты, Закрыты транжсторы 3 и 9всех ячеек памяти, транзистор 11 закрыт,а транзистор 10 открьгг, При нажатиикнопки переключателя 16 первой ячейкизакорачиваются выводы коллектор-емиттер транжстора 3 этой ячейки, открывается транзистор 9 этой ячейки и егоколлекторный ток открывает транзистор ф 53, который остается открытым и послеотпускания...

Номер патента: 942150

Опубликовано: 07.07.1982

Авторы: Баринов, Кимарский, Ковалдин, Кузовлев, Орликовский, Черняк

МПК: G11C 11/34, G11C 11/40

Метки: памяти, полупроводниковый, элемент

...которых соединены с эмиттерами транзисторов 4 и5, а катоды - с коллекторами.35Элемент памяти работает следующим образом.В режиме считывания информации равные токи считываниявтекают из разрядных шин б и 7 в элемент па 40 мяти. Предположим, что элемент памяти находится в состоянии, когда транзистор 5 насыщен и коллекторным током насыщает транзистор 1, Тогда транзистор 2 работает в нормальном45 активном режиме, но ток через него практически отсутствует, так как напряжение на-И-переходе эмиттербаза этого транзистора равно напряжению между коллектором и эмиттером насыщенного транзистора 1. Транзистор 4 также работает в нормапьном активном режиме. Ток через диод 9 практически отсутствует, так как напряжение на диоде равно напряжению между...

Номер патента: 942151

Опубликовано: 07.07.1982

Авторы: Стоянов, Сухоруков, Хорошунов

МПК: G11C 11/40

Метки: матричный, накопитель

...устройства является низкая надежность при использовании матричного накопителя в ЗУ,Цель изобретения - повышение на- г 5 дежности матричного накопителя.Поставленная цель достигается тем, что матричный накопитель для запоминающего устройства, содержащий элементы памяти, каждый из которых зо состоит из транзистора и конденсатора, причем затвор транзистора подключен к адресной шине, сток транзистора - к разрядной шине, а исток соединен с первым выводом конденсато- з 5 ра, элементы памяти разбиты на группы, причем вторые выводы конденсаторов элементов памяти первой и второй групп подключены соответственно к первой и второй шинам питания.4 о 1 4ция логического нуля, - к шине 6 нулевого потенциала.Непосредственно после включенияисточника...

Номер патента: 943846

Опубликовано: 15.07.1982

Авторы: Костюк, Прокофьев, Сирота, Смирнов, Таякин

МПК: G11C 11/40

Метки: запоминающий, информации, мдп-транзисторе, способа, хранения, элемент, этого

...соединен с затворомуправляющего транзистора и с тактовой шиной.Кроме того, с целью упрощения управления запоминающим элементом, управляющий транзистор запоминающегоэлемента может быть выполнен совстроенным каналом.В предлагаемом запоминающем элементе конденсатор подключен не к затвору запоминающего МДП-транзистора,а к его истоку. Это, во-первых, устраняет опасность отпирания этого транзистора во время регенерации при нулевом информационном заряде на егозатворе и позволяет заменить управляемый конденсатор постоянным, и,во-вторых, устраняет необходимостьв специальном конденсаторе или элементах, выполняющих в интегральномисполнении его роль, в цепи истока.Все это позволяет упростить запоми"нающий элемент и повысить его...

Номер патента: 955202

Опубликовано: 30.08.1982

Авторы: Баринов, Кимарский, Ковалдин, Кузовлев, Орликовский, Черняк

МПК: G11C 11/40

Метки: запоминающего, накопитель, полупроводникового, устройства

...для полупроводникового запоминающего устройства.Поставленная цель достигаетсявведениемшунтирующих элементов, выполненных на диодах, аноды которых 5подключены к соответствующим разрядным шинам, а катодыявляются дополнительным управляющим входом наКопителя.На чертеже представлена блок-схема 0накопителя для полупроводникового запоминающего устройства.Накопитель содержит массив элемен.тов 1 памяти, соединенных адресными2 и разрядными 3 шинами, генераторы4 тока, управляющие элементы 5, вы. -полненные на транзисторах, шунтирующие элементы 6, выполненные на диодах,Схема работает следующим образом,В режиме хранения ток, задаваемыйгенераторами тока 4, равномерно распределяется между инжекторами всехэлементов памяти. В режиме считываниявыбор...

Номер патента: 968854

Опубликовано: 23.10.1982

Авторы: Иванисов, Павлов, Рыжов

МПК: G11C 11/40

Метки: мдп, памяти, транзисторах, ячейка

...напряжения. Если это усдовиенарушается, то, емкость между затвороми стоком, истоком существенно уменьшается. Таким образом, измерение напря:- жения на тактовой шине 7 будет передаваться на узловую емкость 10 толькодо тех пор, пока напряжение на тактовойшине 7 превышает напряжение на узловой .емкости 10, хотя бы на величину порогового напряжения, Поскольку в данном .случае на узловой емкости 10 запомнен40 уровень логической единицы, который незначительно отличается от уровня тактового импульса, то к емкостному делителю будет приложено небольшое изменение напряжения, равное разности между уров нями напряжения на тактовой шине 7 и уровнем логической единицы на узловой емкости 10. Это изменение напряжения вызовет изменение...

Номер патента: 972592

Опубликовано: 07.11.1982

Автор: Кутовой

МПК: G11C 11/40

Метки: памяти, ячейка

...2 и 4, инвертора 4, ключи 5 и 6. Первый ключ каждой пары выполнен на двух транзисторах 7, Ц и 7, 8, а второй - на транзисторе 9,9,третий и четвертый ключи55 фполнейы на транзисторах 10 и .11. Триггер 1 ячейки памяти выполнен на транзисторах 12-15, инвертор 4 выполнен на транзисторах 16 и 17, транзисторы 7, 10, 7, 1112 13 60 16 - с р-каналом, транзисторы 8 9., 8, 9, 14, 15, 17 - с и-каналом.Запоминающая ячейка работает следующим образом. 65 Если на входах 18 и 19 транзисторов 16 и 17 напряжение логической единицы положительной полярностиа на входе 20 напряжение логического нуля, то открываются транзисторы 8 и 10 и напряжениемлогического нуля с инвертора 4 открывается транзистор 71, транзисторы 9 и 11 закрыты. Благодаря выполнению в...

Номер патента: 974412

Опубликовано: 15.11.1982

Авторы: Голтвянский, Ерин, Костюк, Юхименко

МПК: G11C 11/40

Метки: матричный, накопитель

...В, во второе состояние, характеризующееся встроенным каналом элеменга с напряжением отсечки около - 6 В.Затем производят избирательное программирование элементов путем возвратастрого определенных из них в первое(исходное) состояние, Для этого на конкретную затворную шину выбранного заполшнаюшего МНОП-элемента подают положительное напряжение стирания (1525 Б) относительно стока или истокастолбцовой цепочки транзисторов, в которой находится данный элемент, Одновременно подают напряжение порядка +5 Вна все остальные строчные шины, а такге выбранную столбцовую затворную шину. В результате такой системы подачинапряжений в исходное (первое)состояние переходит только выбранный запоминаюшийэлемент, на подзатворном диэлектрикекоторого...

Номер патента: 978194

Опубликовано: 30.11.1982

Авторы: Плотников, Сагитов, Селезнев

МПК: G11C 11/34, G11C 11/40

Метки: запоминающем, информации, мноп-структуре, устройстве, хранения

...с периодом следования(10 -10) с.Указанные импульсы на состояние сзвахватом электронов (чему соответстВует положительный знак напряженияплоских зон) и инверсное состояниеполупроводника действуют следующимобразом, Поскольку их амплитуда боль-(Оше максимального напряжения плоскихзон, результирующее поле полупроводника, складывающееся из поля накоп-ленного заряда и внешнего поля, вызывает аккумуляцию основных носителей 15заряда (электронов). Т.е. в течениедействия импульса приповерхиостнаяобласть полупроводника находится вобогащенном режиме. Плительность импульса достаточна для рекомбинацииэлектронов и образовавшихся до начала импульса дырок, после окончанияимпульса. полупроводник находится всостоянии обеднения, Если период следования...

Номер патента: 978195

Опубликовано: 30.11.1982

Авторы: Журавин, Мариненко, Семенов, Трошкин

МПК: G11C 11/40

Метки: запоминающий, элемент

...выводами второго делителя б напряжения,выход которого соединен с коллектором1 первогЬ п-р-п-транзистора. 1 О,Целители 5 и б напряжения могутбыть выполнены на резисторах 7-10.Устройство работает следующим образом,В установившемся состоянии на шине Ш имеется низкий потенциал И(близкий к нулю), а на разрядные шины Шри Шр э, подано более высокоенапряжение ИИ.В этом состояйии устройство представляет собой статический триггер.На коллекторе одного из транзисторов,например, транзистора 2 потенциалблизок к напряжению источника питания,так как транзистор 4 открыт, а на 25коллекторе транзистора 1 имеетсяблизкое к нулю напряжение, так какв базу транзистора 1 втекает ток через резистор 8 и открытый транзистор4; в свою очередь, базовый ток...

Номер патента: 987679

Опубликовано: 07.01.1983

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...транзисторы 13, истоки которыхобъединены, затворы объединены иявляются входами дешифратора, стокисоединены с истоками нагрузочныхтранзисторов 14, стоки которых подключены к шине питания, а затворы 15являются соответствующими управляющими шинами,55Устройство работает следующим образом.В промежуток. времени, когда наинверсных выходах 12 и 15,источниковимпульсного напряжения действует вы Осокий потенциал, а на пряьнх 6-8 -.низкий, происходит предварительныйзаряд адресных шин накопителя черезнагрузочные транзисторы 14 и 9 свстроенным каналом до полного напря-,жения источника постоянного питания.После подачи кода адреса на затворыключевых транзисторов 11 адресныхусилителей устанавливается высокийпотенциал на прямом выходе 6...

Номер патента: 989584

Опубликовано: 15.01.1983

Автор: Климас

МПК: G11C 11/34, G11C 11/40, G11C 5/02 ...

Метки: запоминающее

...9, вход 10 , дистанционного управления, второй нагруэочный резистор 11, положительную 25 шину 12 питания, третий нагрузочныйрезистор 13, переключающий транзистор14 и четвертый нагрузочный резистор 15. 30Устройство работает следующим образом. В исходнои состоянии все ячейки памяти выключены. Включение соответ35 ствующей ячейки памяти осуществляется путем подключения контактов 4 или 10 к шине 12. При подключениивхода 10 к шине 12 открывается транзистор 14, который, в свою очередь,10 открывает транзистор 3, поддерживающий открытым транзистор 14. Ячейка памяти включена до тех пор, пока не будет включенонапряжение питания или не будет включена другая ячейка 1, Эмиттерный45 ток транзистора 14 создает на резисторе 2 падение напряжения,...

Номер патента: 991507

Опубликовано: 23.01.1983

Авторы: Бочков, Лазаренко, Лушников, Минков, Однолько

МПК: G11C 11/40

Метки: импульсов, формирователь

...обогащенного типас первого по десятый 6-15, первый16, второй 17, третий 18 и четвертый19 конденсаторы. 55На фиг.1 изображены временныедиаграммы напряжений О и 04 соответственно на первом и на втором входах формирователя и напряжения Она выходе формирователя. е 9Предложенный Формирователь импульсов работает следующим образом.В исходном состоянии напряжениена ьходе 3 (см.фиг.2) высокое и соответствует логической единице, на И входе 4 равно нулю,.При этом транзисторы б и 9 (фиг,1) открыты, на затворе транзистора 10 напряжение равно нулю - транзистор 10 закрыт, на выходе 5 через открытый транзистор 9 устанавливается низкое напряжение (фиг.2). Транзистор 15 (Фиг.1) закрыт, через транзистор 14 затвор транзистора 13 предварительно...