G11C 11/40 — транзисторов

Номер патента: 1718270

Опубликовано: 07.03.1992

Авторы: Гришаков, Лекае, Подлесный

МПК: G11C 11/40, G11C 7/00

Метки: запоминающее, многопортовое

...его критерию "новизна". При изучении других известных технических решений в данной области техники признаки, отличающие изобретение от прототипа, не выявлены, потому они обеспечивают заявляемому техническому решению соответствие критерию "существенные отличия".На фиг. 1 представлена функциональная электрическая схема многопортового запоминающего устройства; на фиг, 2 - принципиальная электрическая схема дешифратора,Многопортовое запоминающее устройство содержит бистабильный элемент 1 хранения й портов 2 записи, буферный дифференциальный усилитель 3, М портов 4 считывания, дешифраторы 5-15-й записи строк, дешифраторы 6-16-й записи столбцов, дешифраторы 7-17 М считывания строк, дешифраторы 8-18-М считывания столбцов,Бистабильный элемент...

Номер патента: 1725256

Опубликовано: 07.04.1992

Авторы: Беккер, Волков, Маслов, Приходько, Шлыков

МПК: G11C 11/40

Метки: микросхема

...такой микросхемы выделяемая теплота концентрируется между полупроводниковым кристаллом и крышкой корпуса, что вызывает дальнейший разогрев кристалла и приводит к снижению надежности.Цель изобретения - повышение термостойкости микросхемы.Поставленная цель достигается тем, что в микросхеме памяти, содержащей керамическое основание корпуса, контактные выводы, закрепленные в керамическом основании корпуса, полупроводниковый кристалл, слой эвтектики, расположенный на поверхности керамического основания корпуса, полупроводниковый кристалл, расположенный на слое эвтектики, крышку корпуса, прикрепленную к керамическому основанию корпуса по его периметру над полупроводниковым кристаллом, внутренняя поверхность крышки содержит поглощающий слой...

Номер патента: 1737512

Опубликовано: 30.05.1992

Авторы: Кляус, Ольшанецкая, Черепов

МПК: G11C 11/40

Метки: выделения, заряда, зарядовой, информационной, приборах, регистрах, связью, сдвига, сигнального, составляющей

...21.Поэтому можно записать, что(5) ЛО = С 21(Ч 21- Н 20) где С 21 - геометрическая емкость затвора 21; Ч 20 - напряжение на затворе 20.Приравняв выражения (4) и (5), определим напряжение на втором затворе записи, при котором в потенциальной яме под затвором будет сформирован заряд Л С, пропорциональный заряду Оф С 25 -Ч 21 -(Ч 25 -- Н 26 - ) - С 21.-- Ч 20 Ч 5 -Свых(6) Учтем также потерю заряда Л О 1-и в результате неэффективности переноса, введя коэффициент ь пропорциональный величине потерь заряда, в выражение (6). С 25 -Ч 21 ч = (Ч 25 ч - Ч 26-) -Сг Н 5Свых(7) Таким образом, если под электроды накопления 25-1 - 25-И поместить соответствующие дополнительные заряды Л О 1-ч, а затем вводить сигнальный заряд (Оф + Ос)1-ч, то, как было...

Номер патента: 1149789

Опубликовано: 15.07.1992

Авторы: Гаштольд, Камбалин

МПК: G11C 11/40

Метки: варианты, его, запоминающего, памяти, постоянного, устройства, элемент

...подложкеодного тийа проводимости (55)иг.1)распопожены дигон,узионные области 2другого типа проводимости. ььа полупроводнь(ковОЙ подложкР с частичнымперекрытием одних краев областей 2рас.по 5 ьояен диэлектрическии слОи51 а ПОДЛОЖКЕ РаСГ 5 ОЛО 515 ЕНЬЬ ДИЭЛЕКтРИческий слой ьь с перекрытием краевОбластеи 2, а на нем - диэлектрический лОЙ 5. Оба этих слоя образуютзатворный диэлектрик, На затворномдиэлектрике находится проводящийэлеьтрод, состоящий из двух полупроводниковьх слоев 6 и 7, расположенных друг на друге и образующих р-г 5- переход Второй вариант (59 иг,2) отличдРтся От первого тРИ чтО полупроводниковые слои, образующие Р-л-переход, 1 ьасположены смежно Отььосительно друг друга.Рассмотрим .работу элемента памяти,огда...

Номер патента: 1159447

Опубликовано: 15.07.1992

Авторы: Гладких, Камбалин, Сайбель, Титов

МПК: G11C 11/40

Метки: запоминающего, памяти, постоянного, устройства, элемент

...изобретения явпяе)слкение надеяности элемента пампт - ,сцет умень)ения колицеств:1 .ро 1при программированииЦель достигается тем, цто зле"мент памяти для постояннсго зас):ни .:ющего устройгтва, содер(аы Й по/ /г)(.ВОДНИКОВуО ПОдЛОжКу р-тИПа г р:. Во,) Иэ приповерхностнсм слое кото)О )гсГ)эло(ены три Области и-типаГ;ег) г)мост 4, на повер)п;Ости полу;)., "-л 4 КОВ)эк г)0/;.Г 30 к Расг)оло)4(ены,г 1 ЬЕ: Обестй П-тИПа Г)рОВОДИМОСт Г;( тЙ) диз пе кт рице сии Й слОЙ ра с, г,г , гЕ)Г)/у ГЕ ВОЙ и ТОРОЙ Обг)ВС,-г);с цг), гр) Оо.п;)ст 2,3 и- -,) ;г) -), 1,; ЛОЛУ и ровод"30.3-Г)жко Р:3 г).ГЭ)(Э ДИЗЛЕКтРИ, гЙ(. ЦастИЦНЫМ ПЕ 8 КРЬГГИ,) ЛП ( ".-:,.:, "г. р)Е)(Ду ОбЛа СТ яМИ 2-) 3 .)Еи 4( 441 ГРИ)гЕр, ИЗ ДВугз Н,4 П, НИ Грнда КРВМНИЛ р Дву"Си гзмн П...

Номер патента: 1124762

Опубликовано: 15.07.1992

Авторы: Грищенко, Камбалин, Меерсон

МПК: G11C 11/40

Метки: запоминающего, памяти, постоянного, устройства, элемент

...постоянного запоми" нающ 7 его устройства, содер)ка 171 ем г)ог 7 упроводниковую пог 1 ло)кку первого тига проводимости, в приповерхностном слое которой расположены Области второго типа проводимости, образую,щ)ие р"а-переход, между Областями второго типа проводимости расположен первый-слой диэлектрика, выполненный. из двуокиси кремния толщиной 10-130 А, на поверхности которого размещен вто" рой слой диэлектрика, толиина которого превышает толщину перво.о слоя, иа поверхности второго слон расположен третий слой диэлектрика, выполненный из нитрида кремния тоггщиной в 20-100 раз больше толщины первогослоя, на котором расположен проводящий слой, в полупроводниковой подлож 1 а выполнено углуоление, боковыестенки которого рвспоу)ожены под...

Номер патента: 1751814

Опубликовано: 30.07.1992

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...резистора 19 и двух устройства соответственно, коллектор пер- ограничительных диодов 20 и 21, Первый вого ключевого транзистора соединен с ка- вывод компенсирующего резистора 19 соетодом первого ограничительного диода; 50 динен с базами первого и второго ключевых анодкоторогоявляется входомаыборкиус- транзисторов 13 и 14, эмиттеры которых тройства и соединен с первым выводом пер- подключены к первой и второй разрядным вого нагрузочного резистора, второй вывод шинам 10 и 11 устройства соответственно, а которого соединен с первым выводом вто- коллекторы соединены с катодами первого рого нагрузочного резистора, в блок ком и второго ограничительных диодов 20 и 21 пенсации разброса параметров введены соответственно, аноды которых...

Номер патента: 1751815

Опубликовано: 30.07.1992

Авторы: Игнатьев, Мызгин, Неклюдов, Савенков

МПК: G11C 11/40

Метки: запоминающего, накопитель, оперативного, устройства

...устройства.Поставленная цель достигается тем, что в накопителе для оперативного запоминающего устройства, содержащем матрицу элементов памяти, первые адресные шины которой являются входами выборки накопителя, источники тока хранения, первые выводы которых подключены к шине нулевого потенциала, токоограничительные элементы на резисторах, первые выводы которых подключены к соответствующим вторым адресным шинам матрицы элементов памяти,вторые выводы источников тока хранения соединены с первыми выводами резисторовсоответствующих токоограничительныхэлементов,.вторые выводы которых объединены. На чертеже изображена принципиальная электрическая схема накопителя для оперативного запоминающего устройства..Накопитель для оперативного...

Номер патента: 1751816

Опубликовано: 30.07.1992

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее

...первые эмиттвры которых ключевых транзисторов 2 и 3 выбранного объедийены и являются выводом 8 питания . элемента 1 памяти, Таким образом, среди элемента 1 памяти. Анод первого ограничи транзисторов 2, 3, 13 и 14, эмиттеры кото- тельного диода 6 является входом 9 выбор- рых подключены к разрядной шине 10 или ки элемента 1 памяти и соединен с анодом .11 с включенным током записи, самый высо- второго ограничительного диода 7 и вторы-: кий потенциал на базе имеет транзистор 2 ми выводами первого ивторого нагрузоч- или 3 выбранного элемента 1 памяти при ных резисторов 4 и 5. Вторые эмиттеры,55 любом его состоянии и, следовательно, ток первых и вторых ключевых транзисторбв 2 записи ответвляется в эмиттер этого трани 3 всех элементов 1...

Номер патента: 1607620

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...НЯТГряжение а Е 1 сэ выбранцьэе раз э)я 11 ные шиээы 3 подаэат низкое положигельное напряжение, я на соседн 11 е выбранные пэины 3 - нулевое цапря:жение, на остальные разрядные шины 3 нцзкое положительное напряжение. Если пороговое напряжение транзистора 6 ячейки памяти 1 низкое, то через НЕГО ПРО 1 ЕКЯЕТ ТОК ЧТО ЭКВИВЯЛЕНТ цо единичному сОСтояциюе Если ПО 1)о говое напряжение транзистора 6 высокое, то через него не протекает ток что эквийалентно нулевому состоянию,Если при проверке работоспособно" сти матричного накопителя будет ус" . тановлено наличие де 11)ектной строки ячеек памяти 1, то оця заменяется строкой из ячееэ," памяти 4 программируемых электрически, исходные состояния которых эквивалентны единично-, муЯля этого Йя...

Номер патента: 1607621

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричного, накопителя, постоянного, устройства

...затворагс эятеогеетяюдтех ТГ)аеезесторов,Области 15 - Обкееадесаге есоетдееесаторов, другими обкладками - слой 12 обгяс.)1 10 упоявляюдеими затвораме зя)Оминяющих тряеезистот)ОВ и затворми1ядг)есных сеЕЕН-трате зест 01 оввкееюченных .пос гедовя ельно с зепоеееяюпдме трянзисторами, слои 12, с которыми соединены области 14, являются стоками запомнтаюдеих транзисторов, слой12, размещенные между областями 10,являются истоками адресных ИДП-транзисторов и обстей шиной матричногонакопителя.1)абота матричного накопителя заключается в следующем. В режиме считывания информации на выбранную адресную поликрсэгниевую шину 10 подают низкое положительное напряжение+5 В, ца остапыьте адресные поликремниевые шины 10 и общую диффузионнуюшину 12...

Номер патента: 1628735

Опубликовано: 23.09.1992

Авторы: Калинин, Овчаренко, Штыров

МПК: G11C 11/40

Метки: запоминающего, матричного, накопителя, постоянного, устройства

...на управляющие затворы и стоки выбранных запоминающихтранзисторов (нцзкое " на истоки адресных ИДП-транзисторов) через нихпротекают токи, инжектируя "горячие"электроны в запоминающих транзисторах, которые захватьеваются поликремниевыми электродами, увеличивая величину порогового напряжения запоминающих транзисторов до величины б9 В и более.Состояния остальных запоминающихтранзисторов сохраняются неизменными из-эа нулевого напряжения или наадресных поликреиниевых шинах 10 илиразрядных металлических шинах 14,В режиме считывания информации навыбранные ц цевыбраццые запоминающие транзисторы подается положительное импульсное напряжение аналогично, как при программировании, но малой величины и длительности (+5 В,300 нс),Если напряжение ца...

Номер патента: 1642886

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...и второй группподают высокое положительное импульс-,ное напряжение (12 В, 1 с), Под действием этих напряжений иэбыточный эа"ряд электроиов удаляется с плавающихзатворов транзисторов 1 череэ конденсаторы 3, в, результате чего их пороговые напряжения становятся отрицательными, что эквивалентно единично 50му состоянию в режиме считывания информациици.Следует. отметить, что.для обеспечения блочного стирания информациив первом режиме через выбранные55транзисторы 5 второй группы на выбранные шины 8 подают высокое положительное импульсное напряжение, при этом остальные транзисторы 5 невЪбранных строк находятся в закрытом состоянии. Через конденсаторы 3 выбранных строк происходит удаление избыточного заряда транзисторов 1 выбранных строк,...

Номер патента: 1586435

Опубликовано: 23.09.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...хэзьк 6 и ииЕвкбофки зиненЕЧеь-еэинзжкбцен эонзк бМ К 11 ОкеОН хечйод,ом хебоееье 6 ен 5 1 чб Озе 1611 еб.е. ЕчеЕчйме 6 мвм еЕВ фд,эвхз.Обц эн мо 7 ЕчеЕЕеш зечеЕгкйбвй ау Ечбози 6-об,е.з еЕО 1111 еб 91 чее с-, йое,зибегебд, есеч.цчбмсо с одзи 6 эбзе Од, (зниш Цоегзэбге еое 111 еб 9 ы) збосед.е 6 есэпоккаеебцЛ Одз Вк зикзжнйцен (.ьэешЕчсеэбц) сэвшЕчееэйи зн е 1 вбо,е,зе 1611 всЕ,е. Одэщаекиееоцвб О.ЕОН-еВб 9 ЕЧН зикзжкбцен эааодойоц игод эинэжыбцен эоееэггЛ 11 д.а О егоц с вцеиееЭон одоеэЫе К 11 ищ фЧЕеепп ЭЕчеЕекббвб .эЕчеззйее злкней 91 чаэе 1 ЭЕчеЧЕгед,зо вн фэинэжыйцве 1 эон чизд,есжоггоц эомбин оЕВМоц с Чнеше элц Ьыйбеб элеЕЕеесЕ 91 чн и Е Лесееш алнзэйГЕ Я аЕнней 91 чсе вн ыЕгэд.ицоеЕВН Одоеьиб.е,ееч иее 1 еибофее ыешВсцчиьз...

Номер патента: 1778790

Опубликовано: 30.11.1992

Автор: Овчаренко

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, постоянного, устройства

...остальные разрядные шины 2 - низкое положительное напряжение,Если пороговое напряжение выбранного запоминающего транзистора 3 низкое (высокое), не превышает (превышает) напряжение на адресной шине 1, то через него, разрядную шину 2, открытый адресный транзистор 4 выбранной строки протекает (не протекает) ток, что экивалентно единичному (нулевому) состоянию ячейки памяти. Через остальные ячейки памяти ток не протекает, так как закрыты адресные транзисторы 4,Считывание постоянно запрограммированной информации матричного накопителя, его ПЗУ части, определяемой наличием или отсутствием конденсаторов 5, проводится следующим образом.После стирания информации в матричном накопителе облучением его ультрафиолетовым излучением на все стирающие...

Номер патента: 1783579

Опубликовано: 23.12.1992

Авторы: Мотарыкин, Силин, Стадник

МПК: G11C 11/40

Метки: триггер

...также не 3, 5 выходной ячейки и переходу уровня оказывает влияния на процесс формировасигнала на прямом выходе триггера в состо ния логической "1" на выходе 9, так как на- яние логического "0", Сигнал логической "1" ходится в выключенном состоянии из-за появитсяодновременносовхддаэлементов присутствия логического "0" на затворе 2, б и на затворах МДП транзисторов 23, 24 транзистора 25. Формирование сигналов 25, которые откроются и приведут к отпира-логического "0" и "1" на выходе 10 происхонию биполярного транзистора 14 и установ дит аналогично выходу 9.лению уровня логического "0" на выходе 9, Таким образом, предложенноетехничепо дополнительно сформированной связи ское решение позволяет увеличить быстро- между выходом 9 и коллектором...

Номер патента: 1786508

Опубликовано: 07.01.1993

Авторы: Венжик, Рыбалко

МПК: G11C 11/40

Метки: памяти, элемент

...каким-либопотерям в цикле записи, Так, при запис объектом, (третий ключевой элемент нахоЛог.0 на шину адреса подается высокий, адится в открытом состоянии), как следует из формулы (1) напряжение Лог.О на выходе 0 ячейки памяти будет равно Опор. третьего ключевого транзистора, что затрудняет использование данного выхода ячейки памяти дальше в схеме.. Наиболее близким по технической сущности является схема элемента памяти, содержащая два запоминающих транзистора с каналом М-типа, два нагрузочных транзистора с каналом Р-типа, транзистор связи с каналом М-типа, ключевой транзистор с каналом й-типа, исток которого соединен с истоком первого запоминающего транзистора и подключен к шине нулевого потекциала, затвор подключен к первой...

Номер патента: 1791849

Опубликовано: 30.01.1993

Автор: Варламов

МПК: G11C 11/40

Метки: памяти, элемент

...памятиЭВМ,Целью изобретения является увеличение информационной емкости элемента памяти,На чертеже представлена электрическая схема элемента памяти,Элемент памяти содержит два ключевых транзистора 1, 2, два транзистора связи3, 4, два нагрузочных резистора 5, 6, разделительные элементы на диодах 7, адреснуюшину 8, две разрядные шины 9, 10, шинысчитывания 11, шину питания 12, шину нулевого потенциала 13,Устройство работает следующим образом.П ри записи информации работа тратера ничем.не отличается от. работы обычного 20статического триггера, Операция считывания любой информации также ничем не отличается от операции считывания статическоготриггера,Диоды 7 могут быть либо подсоединены 25к шинам 11, либо не подсоединены, в зависимости...

Номер патента: 1791850

Опубликовано: 30.01.1993

Автор: Сапего

МПК: G11C 11/40

Метки: триггер

...элемента 2 И-НЕ 3 соединен с концом первичной обмотки трансформатора 5 и первым выводом резистора 2, первый вход элемента 2 И-НЕ 4 соединен с началом вторичной обмотки трансформатора 5 и первым выводом резистора 1 второй вход элемента 2 И-НЕ 4 является вкодом установки ячейки памяти, выход элемента 2 И-НЕ 4 соединен с началом первичной обмотки трансформатора 5, анодом диода б и является прямым выходом ячейки памяти, вторые выводы. резисторов 1, 2, катоды диодов 6, 7 соединены между собой и подключены к шине питания. Число витков первичной и вторичной обмоток трансформатора 5 и величины резисторов 1, 2 должны быть одинаковы,Устройство работает в трех режимах; записи информации, в режиме хранения информации и в режиме восстановления...

Номер патента: 1795520

Опубликовано: 15.02.1993

Авторы: Лашевский, Попова

МПК: G11C 11/40

Метки: запоминающее, информации, коррекцией, оперативное, полупроводниковое

...и регистров 22 - контрольных разрядов. Выход второго элемента задержки 13 соединен со входом элемента И 26 блоков коррекции 10. Другой вход элемента И 26 соединен с выходом элемента И 29 блока сравнения, Выход элемента И 26 соединен со вторым входом элемента ИЛИ 27, со вторыми входами элементов НЕРАВНОЗНАЧНОСТЬ 18 и входом блока записи контрольного разряда 20,Устройство работает следующим образом,Сигналы с адресных входов 17 устройства поступают на вход дешифратора 3, а с выходов его через адресные усилители 4 - на адресные транзисторы, выбранных дешифратором ячеек памяти 1 и 2 информационных и контрольных разрядов. Информационные сигналы со входов 6 устройства через элементы НЕРАВНОЗНАЧНОСТЬ второго вида 18 подаются на...

Номер патента: 1805498

Опубликовано: 30.03.1993

Авторы: Ефашкин, Михно, Поспелов

МПК: G11C 11/40

Метки: запоминающее

...в полупроводниковом слое область обеднения, Например, в качестве электрода 2 используется кремний и- типа проводимости. В этом случае на электрод 2 подается потенциал положительной полярности относительно электрода 3, Поляризации сегнетоэлектрика происходит таким образом, что.в полупроводниковом слое индуцируется дополнительный положительный заряд или уходит отрицательный - возникает обедненная область, Будем это состояние называть логическим О. Перевод в состояние логического 0 осуществляется1805498 2 либо сразу всего массива, либо блочно (постранично).Слой 2 может полностью покрывать поверхность слоя 1. В таком случае все устройство представляет собой одну страницу, 5 осуществляется стирание всей страницы,Слой 2 может быть...

Номер патента: 1809466

Опубликовано: 15.04.1993

Автор: Сергеев

МПК: G11C 11/40

Метки: запоминающее, оперативное

...в расчете на худший случай, уменьшение более, чем в 2 раза разброса тпер эквивалентно увеличению быстродействия ОЗУ.Дополнительное повышение быстродействия ЗУ обусловлено уменьшением перепада напряжения на разрядных шинах - ерш Обычно величина Орш изменяется от напряжения питания Еп до нуля. 45 50 55 1 рш полностью поступает в элемент 1, апосле его переключения, когда величинаОе.4. снизитсЯ До пРиемлемой величины, ток1 рш отводится в транзистор 20. Это позволя 5 ет уменьшить перепад напряжения на разрядной шине 14 и предотвратитьвозможность поступления тока 1 рш, послепереключения элемента 1 в элементы памяти данного разряда невыбранные поад"0 ресным шинам и находящиеся в таком жеисходном состоянии. Величина 021 ориентировочно...

Номер патента: 1815674

Опубликовано: 15.05.1993

Авторы: Ефашкин, Михно, Поспелов

МПК: G11C 11/40

Метки: запоминающее

...полярности относительно электрода 3. Поляризация сегнетоэлектрика происходит таким образом, что в полупроводниковом слое индуцируется дополнительный положительный заряд или уходит отрицательный - возникает обедненная область, Будем это состояние называть логическим О, Перевод в состояние логического 0 осуществляется либо сразу всего массива, либо блочно (постранично).Слой 2 может полностью покрывать поверхность слоя 1. В таком случае все устройство представляет собой одну страницу, осуществляется стирание всей страницы,.Слой 2 может быть разделен изолирующими промежутками на несколько частей (страниц). Каждая часть слоя имеет свой контакт стирание может реализовываться как по всему устройству, так и его частям (страницам),Контакт к...

Номер патента: 1501801

Опубликовано: 15.02.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин, Шукатко

МПК: G11C 11/40

Метки: восстановления, информации, памяти, ячейке

СПОСОБ ВОССТАНОВЛЕНИЯ ИНФОРМАЦИИ В ЯЧЕЙКЕ ПАМЯТИ, заключающийся в подаче напряжения на входы коммутации, программировании и стирании информации с последующим уменьшением напряжения на входе программирования, отличающийся тем, что, с целью увеличения срока службы ячейки памяти, перед подачей напряжения на вход программирования ячейки памяти, величину напряжения питания уменьшают до значения, меньшего номинального напряжения питания, но большего минимального напряжения хранения информации в ячейке памяти, а после снятия напряжения со входа программирования ячейки памяти напряжение питания восстанавливают до номинального значения.

Номер патента: 1501803

Опубликовано: 15.02.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: мдп-транзистор, составной

СОСТАВНОЙ МДП-ТРАНЗИСТОР, содержащий последовательно включенные однотипные МДП-транзисторы с обедненным каналом, причем исток и затвор первого однотипного МДП-транзистора является соответственно истоком и затвором составного МДП-транзистора, исток каждого последующего однотипного МДП-транзистора соединен со стоком предыдущего однотипного МДП-транзистора, сток последнего однотипного МДП-транзистора является стоком составного МДП-транзистора, отличающийся тем, что, с целью расширения области применения составного МДП-транзистора, затвор каждого последующего однотипного МДП-транзистора соединен с истоком предыдущего однотипного МДП-транзистора.

Номер патента: 1308063

Опубликовано: 15.03.1994

Авторы: Мальцев, Милошевский, Нагин, Траилин, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: памяти, ячейка

1. ЯЧЕЙКА ПАМЯТИ по авт. св. N 1115106, отличающаяся тем, что, с целью повышения быстродействия восстановления информации в ячейке памяти, в нее введены два коммутирующих транзистора, затворы которых являются коммутирующим входом ячейки, а истоки запоминающих МНОП-транзисторов подключены к стокам соответствующих коммутирующих транзисторов, истоки которых подключены к выходам триггера.2. Ячейка памяти по п. 1, отличающаяся тем, что стоки запоминающих МНОП-транзисторов подключены к истокам соответствующих коммутирующих транзисторов, стоки которых подключены к выходам триггера.

Номер патента: 1318096

Опубликовано: 15.03.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: памяти, ячейка

ЯЧЕЙКА ПАМЯТИ, содержащая триггер, первый и второй элементы выборки, каждый из которых выполнен на транзисторе выборки, истоки транзисторов выборки соединены соответственно с первым и вторым информационными входами-выходами триггера, стоки являются соответственно первым и вторым числовыми входами-выходами ячейки памяти, а затворы - адресным входом ячейки памяти, энергонезависимый элемент памяти, состоящий из первого и второго запоминающих МНОП-транзисторов, первого и второго ключевых транзисторов, затворы которых являются входом стирания ячейки памяти, а стоки соединены с истоками запоминающих МНОП-транзисторов, затворы которых являются входом записи ячейки памяти, отличающаяся тем, что, с целью повышения надежности восстановления...

Номер патента: 1378681

Опубликовано: 30.03.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: включением, изменяемым, матричный, мдп-транзисторах, накопитель, пороговым

1. МАТРИЧНЫЙ НАКОПИТЕЛЬ НА МДП-ТРАНЗИСТОРАХ С ИЗМЕНЯЕМЫМ ПОРОГОВЫМ ВКЛЮЧЕНИЕМ , содеpжащий ячейки памяти, каждая из котоpых состоит из гpуппы запоминающих тpанзистоpов, пpичем в каждой стpоке затвоpы гpупп тpанзистоpов подключены к соответствующей числовой шине, а истоки и стоки гpупп тpанзистоpов в каждом столбце соответственно объединены, отличающийся тем, что, с целью повышения быстpодействия матpичного накопителя, он содеpжит дополнительные числовые pазpядные и упpавляющие шины, а в каждую ячейку памяти введены упpавляющие МДП-тpанзистоpы, исток пеpвого упpавляющего МДП-тpанзистоpа подключен к истокам запоминающих тpанзистоpов данной ячейки памяти, к стокам котоpых подключен сток втоpого упpавляющего МДП-тpанзистоpа, пpичем в каждой...

Номер патента: 1253350

Опубликовано: 15.04.1994

Авторы: Мальцев, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: памяти, элемент

ЭЛЕМЕНТ ПАМЯТИ, содержащий первый запоминающий транзистор, первый и второй управляющие транзисторы, истоки которых подключены к шине нулевого потенциала, затворы являются соответственно информационным и управляющим входами элемента памяти, первый ограничительный элемент, отличающийся тем, что, с целью увеличения времени хранения информации, в него введены второй ограничительный элемент и второй запоминающий транзистор, у которого затвор и сток объединены и подключены к затвору первого запоминающего транзистора и через второй ограничительный элемент - к второму управляющему входу, стоки первого и второго управляющих транзисторов подключены к истоку второго запоминающего транзистора, исток первого запоминающего транзистора подключен к шине...

Номер патента: 1655240

Опубликовано: 30.10.1994

Авторы: Емельянов, Полторацкий, Самсонов

МПК: G11C 11/40

Метки: записи, запоминающее, информации, постоянное

1. Постоянное запоминающее устройство, содержащее кристаллическую подложку, накопитель, состоящий из ячеек памяти первой и второй групп, формирователь, информационные входы - выходы которого являются информационными входами - выходами постоянного запоминающего устройства, адресный блок, адресные входы которого являются адресными входами постоянного запоминающего устройства, туннельный зонд, информационный вход которого соединен с информационным выходом - входом формирователя, отличающееся тем, что, с целью повышения его информационной емкости, ячейки памяти первой и второй групп состоят из упорядоченных структур поверхности материала кристаллической подложки, причем упорядоченные структуры ячеек памяти второй группы расположены на 0,1-10...