G11C 11/40 — транзисторов
Элемент памяти
Номер патента: 1180980
Опубликовано: 23.09.1985
Авторы: Ботвиник, Еремин, Кузовлев
МПК: G11C 11/40
...представлена электрическаясхема элемента памяти,Элемент памяти содержит тиристор 1,, транзистор 2 записи, шину 3 записи, шину4 выборки, второй ключевой транзистор 5, 10адресную шину 6, шину 7 записи-считываЭлемент памяти работает следующим обраэом.В режиме хранения информации устойчивость выключенного состояния обеспечиваетсявторым ключевым транзистором 5, которыйв этом случае выключен, и поэтому анод тиристора 1 не подключен к адресной шине 6.В этих условиях включение тиристора 1 20невозможно, Устойчивость включенного состояния обеспечивается протеканием через тиристор 1 тока, большего или равного токуудержания. Ток включенного состояния протекает по цепи: адресная шина 6, эмиттер. 25коллектор второго ключевого транзистора...
Элемент памяти
Номер патента: 1180981
Опубликовано: 23.09.1985
Авторы: Ботвиник, Еремин, Кузовлев
МПК: G11C 11/40
...электрическая схема элемента памяти,Элемент памяти содержит тиристор 1, 1 О транзистор 2 записи, шиву 3 записи, шину 4 выборки, ключевой транзистор 5, адресную шину б, шину 7 записи-считывания и диод 8.Элемент памяти работает следуюцшм образом, 15В режиме хранения информации устойчивость выключенного состояния обеспечивается ключевым транзистором 5, который в этом случае выключен, и поэтому анод тиристора 1 не подключен к адресной шине 20 б, В этих условиях включение тиристора 1 невозможно, Устойчивость включенного состояния обеспечивается протеканием через тиристор 1 тока большего или равного току удержания. Ток включенного состояния про текает по цепи; адресная шина б, эмиттерколлектор ключевого транзисторе 5, анод-катод тиристора 1,...
Элемент памяти
Номер патента: 1184011
Опубликовано: 07.10.1985
Авторы: Березин, Королев, Онищенко
МПК: G11C 11/40
...входом 5элемента памяти, 20В режиме хранения на втором управлякщам входе 5 и выходе 3 поддерживаетя положительный потенциал О == Ь,. по отношению к первомутрправляощему входу 2 где- поГ 0роговое напряжение при переключениидгода г проводящее состояние, 3 г - напряжение на открытом переходе транзистора 1, Оба перехода транзистораоказываются закрытыми, поэтому 30элемент практически не потребляетмощности в режиме хранения.Пусть состояние элемента различается следукщим образом: "О" - диод 4 имеет выпрямленную характеристику, "1" - диод 4 находится в проводящем состоянии, Для записига первый управляющий вход 2 подается голгжггтелг етый импульс полуеыборки, а на второй управляющий вход 5 - 40отрицагельный. Амплитуда обоих импуль.сов с...
Формировтель напряжения смещения подложки для интегральных схем
Номер патента: 1185396
Опубликовано: 15.10.1985
Авторы: Бочков, Кузнецова, Однолько
МПК: G11C 11/40, G11C 7/00
Метки: интегральных, подложки, смещения, схем, формировтель
...смещенияподложки содержит входной транзистор 1, управляющий транзистор 2,нагруэочный транзистор 3, выходной 15, транзистор 4 и ключевые транзисторы 5 и 6, конденсатор 7, дополнительный конденсатор 8, информационныйвход (шину) 9, управляющий вход (шину) 10, общую шину 11, шину 12 питания, выходную шину 13,Формирователь работает следующимобразом.В исходном состоянии на шине 10 -высокий потенциал, а на шине 9 - ниэ кий. Напряжение на истоке транзистора 2 равно Ц напряжение на истоке транзистора 3 Нт 1 пороговое напряжение транзистора 4). Конденсатор 7 заряжен до напряжения 30Ноак (Нвк 3 Лт), На затворе транзистора 3 - отрицательное напряжение,но не ниже Ч -Ч , транзистор 3 закрыт.Затем на шину 9 подают низкийпотенциал, а на шину 10 -...
Многостабильный элемент памяти
Номер патента: 1200340
Опубликовано: 23.12.1985
Авторы: Березин, Королев, Онищенко
МПК: G11C 11/40
Метки: многостабильный, памяти, элемент
...7,Первые й -1 э -й- и-йтранзистор.ры 1 и 2 образуют первую инжекционную структуру, а вторые Р -и- й- и-птранзисторы 3 и 4 образуютвторую инжекционную структуру.ЮСостояние элемента памяти можноразличать следуюппэм образом: наличие заряда на барьерной емкости С 1центрального перехода первой инжекционной структуры и на барьерной емкости Сг второй инжекционной структуры. соответствует состоянияю "0",С 1 разряжена, Сг заряжена - соответствует состоянию "1", обе емкостиС 1 и С разряжены - состояние "2".В режиме хранения на всех шинах 5,следовательно, ток через элементпамяти не течет, и мощность не потребляется. Для записи "2" потенциал шины разрядной 6 снижается на,Ц, где 0" - напряжение на открытомР-В-переходе. При этом эмиттер вто,рого и...
Запоминающее устройство
Номер патента: 1203592
Опубликовано: 07.01.1986
Авторы: Бабенко, Игнатьев, Мызгин, Неклюдов, Нестеров
МПК: G11C 11/40, G11C 7/00
Метки: запоминающее
...источника 5 тока. Выходы первого 3 и второго 4 дешифраторов выборки столбцов подключены соответственно к базам первых 13 и вторых 14 транзисторов усилителей считывания. 35В качестве элемента 1 памяти в запоминающем устройстве может быть использован триггер ИЛИ типа, состоящий из первого 15 и второго 16 транзисторов первого типа проводимости с перекрестно связанными базовыми и коллекторными выводами, третьего7 и четвертого 18 транзисторов второго типа проводимости и первого 19 и второго 20 резисторов, первые выводы которых являются входом элемента памяти. Второй вывод резистора 19 подклкчен к эмиттеру транзистора 15 и к базе транзистора 17, а второй вывод резистора 20 соединен с эмиттером транзистора 16 и с базой транзистора 18. Эмиттеры...
Дешифратор для запоминающего устройства с резервированием
Номер патента: 1213503
Опубликовано: 23.02.1986
Авторы: Ахмеджанов, Лазаренко, Лушников, Романов, Хван
МПК: G11C 11/40
Метки: дешифратор, запоминающего, резервированием, устройства
...начале цикла срабатывания в момент 1 = Со подается логический ноль на вход 18, в результате чего закрываются транзисторы 13, 14, 21 и 22. Далее в момент 1 = 1 1 подаются адрес" ные сигналы на входы 19, открываются транзисторы 3, соответствующие не- выбранным элементам дешифратора. Все затворы транзисторов 1, кроме одного,разряжаются через транзисторы 1 О и 3до уровня нулевого потенциала. Одновременно с сигналом 19 подается логическая единица на резервный адресный вход 20, затвор транзистора 2разряжается через транзисторы 11 и 4до нулевого потенциала, затворы транзисторов 24 и 25 " через транзистор4, затвор транзистора 28 - черезтранзисторы 26 и 23 до уровня нулевого потенциала. После этого подается логическая единица на вход 5...
Полупроводниковое запоминающее устройство с произвольной выборкой
Номер патента: 1215135
Опубликовано: 28.02.1986
Авторы: Зеленцов, Красильников, Панкратов, Трушин
МПК: G11C 11/40
Метки: выборкой, запоминающее, полупроводниковое, произвольной
...регистры 6 и 1 Одля приема нового адреса, одновременно блок предварительного зарядаразрядных шин 2 начинает восстанавливать исходные потенциалы на разрядных шинах накопителя, Информация хранится в усилителе считывания12 до установления уровня ВК, соотнстстнующего невыбранному состояниюсхемы ЗУПВ,Поскольку прием нового кода адреса в блоки приема и хранения инфор- .мации и. восстановление потенциаловна адресных шинах строк и разрядных шинах матричного накопителя практическизаканчивается в период считыванияинформации с выхода схемы то минимальная длительность уровня ВК в пеКроме того, в ОЗУ большой емкости время считывания информации сильно зависит от места положения ЯП в накопителе. Выигрыш в быстродействии при использовании...
Резервированный rs-триггер
Номер патента: 1221679
Опубликовано: 30.03.1986
Автор: Горностаев
МПК: G11C 11/40
Метки: rs-триггер, резервированный
...полярности на входы 7 установки в нулевое состояние. Этот импульс, поступая хотя бы в двух каналах через элемент НЕ 4 и элемент И-НЕ 5 на К-вход КБ-триггера 1, переключает их в нулевое состояние. При этом по большинствувходов мажоритарные элементы 2 оказываются в нулевом состоянии, В результате низкий уровень с выходовмажоритарных элементов 2 поступаетна выходы 8 и входы элементов И-НЕ5 элемента 3 восстановления информации, которые принудительно формируют на К-входах КЗ-триггеров 1всех каналов высокие. уровни, сохраняющиеся и послеснятия импульса свхода 7. Принудительные высокиеуровни на К-входах КЯ-триггеров 1 всех каналов исключают переключение КЯ-триггеров в единичное состояние помехами, действующими на Я-входах. 5 Установка...
Элемент памяти
Номер патента: 1238155
Опубликовано: 15.06.1986
Авторы: Заболотских, Зимин, Кузнецов, Полетаев
МПК: G11C 11/40
Запоминающее устройство
Номер патента: 1238156
Опубликовано: 15.06.1986
Авторы: Лавриков, Мызгин, Неклюдов, Парменов, Савенков, Сергеев, Шурчков
МПК: G11C 11/40
Метки: запоминающее
...амплитудой У, а на управляющих входах 15 и 16 устанавливаются равные потенциалы У, При этом на базах транзисторов 21 и 22 устанавливаются равные потенциалы Уз. Если, например, в выбираемом элементе памяти транзистор 18 включен, а транзистор 17 выключен, то потенциал базы транзистора 18 У 4 выше, а потенциал базы транзистора 17 ниже потенциала Уз. При этом ток, задаваемый в разрядную шину 12, поступает в транзистор 18, а ток, задаваемый в разрядную шину 11, поступает в транзистор 21 и на выход считывания 13. Разность токов, протекающих на выходах считывания 13 и 14, характеризует сигнал считываемой информации. Транзисторы 5 и 6 и транзистор 20 (или 19), а также транзистор 3 и 4 и транзистор 18 (или 17) работают в идентичных...
Полупроводниковое запоминающее устройство
Номер патента: 1238157
Опубликовано: 15.06.1986
Авторы: Барашенков, Павлова
МПК: G11C 11/40
Метки: запоминающее, полупроводниковое
...информации на информационный вход 18 и адресные входы 16 и 17 подается код числа и код адреса элемента 2, в который она должна быть записана.Код адреса поступает в дешифраторы 8 и 9, происходит выборка строки и выборка столбца накопителя 1, при этом транзисторы 4 и 5 открыты сигналом 1 на затворах, так как открыт транзистор 6 сигналом 1 на управляющем входе 20. В зависимости от парафазного сигнала на выходе формирователя 7 на прямой и инверснойФормула изобретения Полупроводниковое запоминающее устройство, содержащее дешифратор строк, дешифратор столбцов, формирователи записи, ключи, блоки местного управления и матричный накопитель, содержащий элемен О ты оперативной памяти, каждый из которыхсостоит из триггера и переключающих...
Запоминающее устройство
Номер патента: 1239750
Опубликовано: 23.06.1986
Авторы: Балашов, Дятченко, Родионов, Сквира
МПК: G11C 11/40
Метки: запоминающее
...2, источник 3 тока (хранения), источник 4 тока (считывания) накопитель 1 выполнен в виде двух строк ячеек 5 памяти, объединенных по строкам парами словарных шин, причем первая 6 и вторая 1 словарные шины каждой строки являются соответственно словарными входами и выходами накопителя 1, каждый словарный вход накопителя 1 через дополнительно введенные источники 8 опорного напряжения, в частности, выполненного в виде последовательно включенных первого 9 и второго 1 О диодов, подключены к шине 11 положительного напряжения питания, коммутатор 12, разрядные шины 13 ячеек 5 памяти, являющиеся разрядными входами/выходами накопителя 1.Запоминающее устройство работает следукшим образом.Любой комбинации логических сигналов на входах дешифратора 2...
Интегральное запоминающее устройство
Номер патента: 731864
Опубликовано: 30.08.1986
Авторы: Кляус, Ковалевская, Черепов
МПК: G11C 11/40
Метки: запоминающее, интегральное
...2 образуется потенциальная яма. Однако перетекание заряда и" равновесной ИДП-емкости 8 под электроды 2 невозможно, так как в исходном состоянии потенциал электрода 9 равен нулю и между потенциальными ямами равновесной МДП-емкости 8 и электрода 2 существует потенциальный барьер для неосновных носителей заряда.Для перетекания заряда потенциаль -ный барьер под электродом 9 снижается путем подачи на электрод 9 отрицательного напряжения соответствующей амплитуды. После заполнения неосновными носителями потенциальнойямы под электродом 2 снимается напряжение с управляюшего электрода 9,Таким образом, под электродами 2 находится равновесный эаряд неосновныхносителей.Подобно описанному выше далее изпод электрода 2 заряд передается подэлектрод...
Элемент памяти
Номер патента: 570282
Опубликовано: 30.08.1986
МПК: G11C 11/40
...большое число управ ляющих выводов, что существенно усложняет конструкцию отсчетного устройства. Целью изобретения является расширение функциональных возможностей элемента памяти.Достигается это тем, что элемент памяти содержит области полупроводника р-типа, размещенные под слоем диэлектрика в полупроводниковой подложке и"типа, и металлические электроды, расположенные на слое диэлектрика, а нижний конец подвижной проводящей пластины соединен с полупроводниковой подложкой и-типа. Такое выполнение увеличивает функциональные возможности элемента и расширяет область его применения, так как предлагаемый элемент представляет собой по существу разряд регистра сдвига с индикацией.На чертеже представлена конструкция устройства.Элемент содержит...
Запоминающее устройство
Номер патента: 1256097
Опубликовано: 07.09.1986
Авторы: Барчуков, Лавриков, Неклюдов, Сергеев
МПК: G11C 11/40
Метки: запоминающее
...шин55 3 и 4 токами этих шин 1 , а потенциалы на этих шинах понйжаются. Привыборке включается транзистор 31 и1его коллекторный ток (приблизительрв в котором аО - логический перершпад напряжения на разрядной шине, а ток 1 складывается из тока 1, и тока через соответствущий диод 25 или 26,. В ЗУ большой информационной емкости (более четырех К бит) С образуется емкостями ш элементов памяти и величинапо отнорш,шению к полной задержке считываниясоставляет 15 20 м (О 5 О 7) и задержки сигналов в транзисторах 5 15 и 27, пренебрежимо малы в1сравнении с Т , что повышает быстродействие ЗУ.Рассмотрим считывание логической в и1 из элемента 1 . При этом тран 11зистор 35 включен, а транзистор 34 выключен. Величина Е выбираетсяоптиз соотношения 35Е - Ц...
Запоминающее устройство
Номер патента: 1269208
Опубликовано: 07.11.1986
Авторы: Барчуков, Лавриков, Мызгин, Неклюдов, Сергеев
МПК: G11C 11/40
Метки: запоминающее
...на прямо смещенном эмит терном переходетранзисторов 24, 34и диода 23 соответственно;- потенциал базытранзистора 34 в режиме выборки.При этом по окончании процесса разряда емкости шины 41, когда потенциал на шине 41 опустился настолько, что отпирается эмиттерный переход транзистора 34, диод 23 закрывается, а транзистор 241 открывается и ток (2 отволится в транзистор 241. Таким образом ток (2, обеспечивающий ускоренный форсированный) перезаряЛ емкостей разрядных шин, протекает в них только в течсние ллительности переходного процесса в разрядных шинах, вследствие чего сокращается время считывания.Рассмотрим запись логического О В элемент 111. В исхолном состоянии элеменг 111 хранит логическую 1, а ЗУ находится в стационарном режиме выборки...
Запоминающее устройство
Номер патента: 1269209
Опубликовано: 07.11.1986
Автор: Тенк
МПК: G11C 11/40
Метки: запоминающее
...потенциал, а на входах 7 в 9низкий, происходит предварительный заряд выходов адресных усилителей через транзисторы 10, шин 28 строк -- через транзисторы 15 дешифратора 2 строк и емкостей 30 связичерез транзисторы 15 дешифратора 2 и ключ 27.11 осле поступления кода адреса на затворы ключевых транзисторов2 адресных усилителей устанавл ивается высокий потенциал на управляющем входе 7, отпираются соответствующие ключи 5, истоки которых соединены с шиной 6 нулевого потенциала, и разряжаются соответствующие выходы адресных усилителей 1. Одновременно с началом работы адресных усилителей 1 нрскран.еСгся 11 рсдзе)ря,1 нин 28 с 1 рк нако 1 ите.1 заканчивается и Зну.1 ьс и;.,зоде 13 д нифратора 2) емкостей 30 связи. Сигнал ( управляющего входа 7...
Элемент памяти
Номер патента: 1274000
Опубликовано: 30.11.1986
МПК: G11C 11/40
...10. Величины сопротивлений 5 О 5 20 25 30 35 40 45 50 55 резисторов 10 и 11 должны быть менее, чем сопротивления закрытых транзисторов 1,2 и 5. Потребляемая мощность элемента памяти в режиме хранения 1Е К , где Е - величина папоряжения питания, К, - величина сопротивления резистора К 10 или диода Иоттки 10. При записи логической единицы одновременно подаются отрицательный потенциал на адресную шину 7 и положительный потенциал на разрядную шину 8. В этом случае транзистор 5 открывается и положительный потенциал разрядной шины подается на сток транзистораи на затвор транзистора 2, который закрывается. Одновременно с транзистором 5 открывается и транзистор 3. Чтобы обеспечить запирание транзистора 2 необходимо еще обеспечить, чтобы...
Ячейка памяти с внутренней регенерацией
Номер патента: 1274001
Опубликовано: 30.11.1986
Авторы: Берг, Габсалямов, Лашевский, Тенк, Шейдин
МПК: G11C 11/40
Метки: внутренней, памяти, регенерацией, ячейка
...сигнал, открывающий транзистор 1. При хранении информации единичного уровня на конденсаторе 4 транзистор 3 открыт и высокое напряжение импульса на шине 5 открьвает транзистор 2. При хранении информации нулевого уровня на конденсаторе 4 транзистор 3 закрыт и не допускает открывания транзистора 2. Шина б через открытые транзисторы 1 и 2 подсоединяется ко входу 7. В режиме записи сигнал по адресному входу 8 открывает транзистор 1, Конденсатор 4 заряжаетсячерез входячейки памяти и открывает транзистор 1, Низкое импульсное напряжение на шине 5 закрывает транзистор 2. В следующем такте на вход 7 поступает зйписьваемая информация, которая при записи информации нулевого уровня разряжает конденсатор 4.В следующем такте закрьвается транзистор...
Элемент памяти
Номер патента: 1275544
Опубликовано: 07.12.1986
Авторы: Лушников, Минков, Соломоненко
МПК: G11C 11/40
...1Изобретение относится к областимикроэлектроники и предназначено дляиспользования в больших интегральныхсхемах (БИС) динамических запоминающих устройств с произвольной выборкой (ЗУПВ),На чертеже представлено предлагаемое устройство.Элемент памяти содержит ключевойтранзистор 1, сток которого являетсявходом 2 элемента памяти, накопительный конденсатор 3, дополнительный ключевой транзистор 4, сток которого является выходом 5 элементапамяти, затворы транзисторов 1 и 4 являются входом 6 выборки элементапамяти. Пунктиром обозначены паразитные емкости шин записи - считывания (не указаны), к которым элементпамяти подключен через вход и выход.Так как элемент памяти подключендифференциально к двум шинам записисчитывания, то это дает...
Ячейка памяти
Номер патента: 1275545
Опубликовано: 07.12.1986
Автор: Тенк
МПК: G11C 11/40
...7 импульсного питания, шину 8 постоянного питания, паразитный конденсатор 9.Ячейка памяти работает следующим образом.В режиме записи сигнал по адресному входу 6 открывает адресный транзистор 3 и информация с информационного входа-выхода 5 через транзисторы 3 и 2 поступает на накопительный конденсатор 4. В режиме считывания адресный сигнал по входу б открывает адресный транзистор 3. Импульс напряжения на шине 7, складываясь с напряжением на конденсаторе 4, поступает на затвор транзистора 1 и отпирает его, вследствие чего шина 8 постоянного напряжения через открытые транзисторы 1 и 3 подключается к входу-выходу 5. В режиме реге 75545 2нерации адресный транзистор 3 закрыт. В момент действия импульса напряжения на шине 7 информация,...
Программируемое запоминающее устройство
Номер патента: 1282219
Опубликовано: 07.01.1987
Автор: Добулевич
МПК: G11C 11/40
Метки: запоминающее, программируемое
...ла разрешения записи) . При этом информация, поданная на входы устройства, записывается в запоминающиечасти ЗЧ; первых ячеек 3 Х 2;, каж 1дой строки. Одновременно происходитсдвиг информации вправо на 1 разрядвдоль каждой строки ячеек матрицы Ив каждой горизонтальной сдвиговойструктуре. После шести тактов записи настроечная информация в матрице И полностью обновляется.Принимаем следующее кодированиережимов работы логической части матрицы И. "00 - режим выдачи логического нуля на выход ЛЧ (на шину 2 17)"01" режим логической связи шиныХ; и 2, "10" - режим логической связи шины Х; и 2, "11" - режим выдачи логической единицы на выход логической части (на шину 2 11) ЛЧ ячей 1,1ки Х 2,Если нижнюю строку ячеек матрицы И Х 2 г (3 = 1, 2, 3)...
Оперативное запоминающее устройство
Номер патента: 1283854
Опубликовано: 15.01.1987
Автор: Тенк
МПК: G11C 11/40
Метки: запоминающее, оперативное
...от внешнего источника, а стоки транзисторов триггера12 соединены через транзистор 11, от-Окрытый сигналом по входу 10, и разряжены до напряжения, близкого к пороговому.При обращении к устройству возбуждаются одна из адресных шин 2 и один 5из входов 9. Далее в режиме считывания одна из разрядных шин 3 в каждомстолбце матрицы разряжается черезсоответствующую ячейку 1 памяти, а разрядная шина 3 блока 6 ключей разряжается через один из ключей, соединенныи с возбужденной адресной шиной 2. Разряд шины 3 блока 6 (времяразряда регулируется параметрами ключей блока 6) происходит значительнобыстрее разряда шин 3 накопителя.По окончании разряда шина 3 блока 6формирователь 7 импульсов вырабатывает короткий управляющий сигнал, отпирающий...
Ячейка памяти
Номер патента: 1285533
Опубликовано: 23.01.1987
Авторы: Баринов, Гафаров, Титов
МПК: G11C 11/40
...и 6,Для записи информации в ячейку памяти необходимо установить потенциалына разрядных входах 12 и 13 вводимой 30информации: на одном - низкий (приблизительно нулевой) а на другом - высокий (приблизительно потенциал источника питания +П ). При увеличеиении потенциала на адресном входе 11 35до высокого уровня открываются транзисторы 5 и б и в узле триггера,подключенном к разрядному входу снизким потенциалом, устанавливаетсянизкий потенциал, а в другом узле - 40высокий потенциал.При этом триггер переключается всоответствующее состояние,При считывании информации потенциал на адресном входе изменяется так 45же, как и при записи, Разрядные входы в начале считывания обычно имеютвысокий потенциал, Рассмотрим слу 33 2 чай, когда...
Запоминающее устройство на кмдп транзисторах
Номер патента: 1285534
Опубликовано: 23.01.1987
Авторы: Высочина, Копытов, Солод, Хоменко
МПК: G11C 11/40
Метки: запоминающее, кмдп, транзисторах
...с помощью входов 7 первой группы устройства и входов 14 второй группы устройства ячейке записана такая информация, что при подключении ячейки к разрядным шинам на шине 8 потенциал падает, а на шине 9 - растет. На управляющие входы 12 разрядного коммутатора при этом поступает положительный потенциал, который передает этот потенциал на входы"выходы триггера-защелки, устанавливая на выходе 10 потенциал меньше, чем на выходе 11.Одновременно сигнал с входов первой группы устройства поступает на адресные шины накопителя, на конце которых находится блок 4 ключей. Транзистор блока 4 ключей, соответствующий выбранной адресной шине, от крывается и на выходе формировйтеля 5 импульсов вырабатывается импульс положительной полярности, который,...
Способ записи информации в элемент памяти на -канальном моп-транзисторе (его варианты)
Номер патента: 1287231
Опубликовано: 30.01.1987
МПК: G11C 11/40
Метки: варианты, его, записи, информации, канальном, моп-транзисторе, памяти, элемент
...электронов из объемной части истокового р-и перехода в объем подложки, В результате концентрация электронов в подложке транзистора возрастает.Эти электроны, попадая в ОПЗ, созданную затвором под каналом транзистора, увлекаются полем к поверхности, приобретая энергию, достаточную для преодоления барьера между крем,нием и окислом.Процесс инжекции из подложки происходит при меньших потенциалах ижектирующей области, чем инжекция иэ канала. Поэтому плавающий затвор при таком процессе получает больший заряд, что ведет к большему сдвигу порогового напряжения, т.е. более эффективной записи.Вторичный пробой стокового р-и пе рехода транзистора может быть вызван различными путями: увеличением стокового напряжения при записи; подачей на...
Элемент памяти
Номер патента: 1287232
Опубликовано: 30.01.1987
Авторы: Настрадин, Рышков, Старчак
МПК: G11C 11/40
...При этом заряжается конденсатор 4 и открывается транзистор 1. Параметры схемы элемента выбраны такими, что после окончания действия на входе информационного сигнала к моменту прихода импульса на шину 5 питания конденсатор 4 не успевает разрядится до напряжения меньшего по абсолютной величине П,ор (фиг,2 в). Импульс, пришедший .с шины 5 через открытый транзис,тор 1 поступит на сток транзистора 3, т.е. на выход устройства, а так как исток транзистора 1 соединен со стоком транзистора 3 и затвором- транзистора 2, то на время, равное длительности импульсаь, откроется транзистор 2, и произойдет "подзарядка" конденсатора 4 через открытый транзистор 2 и нагрузочный транзистор 3 от источника питания (не 2 гпоказан). В дальнейшем в результате...
Запоминающее устройство
Номер патента: 1293760
Опубликовано: 28.02.1987
Автор: Тенк
МПК: G11C 11/40
Метки: запоминающее
...формируется на выходе элемента ИЛИ 12.В режиме считывания информация с элементов 1 памяти поступает на входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй 8 группы, на вторые входы которых из элемента 2 памяти поступает сигнал, который при наличии в слове дефектного элемента 1 памяти инвертирует считанную информацию и тем самым исправляет сигнал с дефектного 5 10 15 20 25 Зо 35 40 45 50 55 элемента 1 памяти, так как он не инвертируется при записи из-за неисправности элемента 1 памяти. При наличии в элементе 1 памяти дефекта, приводящего к замыканию адресного входа элемента 1 памяти на шину нулевого потенциала или подложку, выходит из строя только один элемент 1 памяти. Остальные элементы 1 и 2 памяти, подключенные к данной словарной шине 13,...
Запоминающее устройство
Номер патента: 1305774
Опубликовано: 23.04.1987
Авторы: Барчуков, Лавриков, Миндеева, Мызгин, Неклюдов, Сергеев
МПК: G11C 11/40
Метки: запоминающее
...В исходном состоянии из выхода7 вытекает ток, а на шине 2 поддерживается низкий потенциал. На входе 21низкий потенциал и транзисторы 18-20и 31 выключены. При этом диоды 25 и26 и транзистор 27 закрыты. Потенциалы на шинах 3 и 4,равны и поддерживаются на высоком уровне транзистором15. При выборке элемента 1 памяти токиэ входа 7 выключается, через эмиттерный повторитель на транзисторе 5на шину 2 поступает положительныйимпульс напряжения, а в результате 35 подачи импульса напряжения на вход21, в шины 3 и 4 через транзисторы 18и 19 поступают разрядные токи 1приблизительно равные токам, задаваемыми источниками 22 и 23, Одновременно включается: транзистор 20 и егоколлекторный ток, протекающий черезрезистор 16, приводит к снижению...