Запоминающий элемент

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Соеэ СоветскнкСфциалистическикРеспублик и 93980 ФДата опубликования описания 10.02.82(,54) ЗАПОМИНАЮЩИЙ ЭЛЕМЕНТ Изобретение относится к области вычислительной техники и предназначенодля использования в монолитных интегральных запоминающих устройствах различного назначения.Известен триггер на полевых тран 5зисторах, который может быть использован как элемент памяти при построенииматриц запоминающих устройств большой емкости 11)10Недостатками такого элемента памятиявляется то, что он содержит два источника питания, потребляет значительнуюмощность в статическом режиме и содержит большое количество шин и полевых15 транзисторов,Наиболее близким по технической сущности к предлагаемому устройству является другой, более простой, микромощныйтриггер на полевых транзисторах. Микромошный триггер (элемент памяти) наполевых транзисторах содержит четырепоследовательно соединенных взаимодополняюших полевых транзистора и две шины питания. Последние подключены к стокам крайних транзисторов, затворы этих же транзисторов соединены;вместе и подключены к общей точке внутренних транзисторов, которая служит выходной шиной. Затворы внутренних транзисторов подключены к соответствующим шинам источника питания. Для записи информации в элемент памяти используются два дополнительных полевых транзистора, которые подключены параллельно краЯ- ним транзисторам, а их затворы подключены к информационным шинам. Этот элемент памяти потребляет очень малую мощность при хранении информации и имеет достаточно высокое быстродействие 23Однако он имеет большое количество шин (две шины питания, две входные и одну выходную) и сложен в управлении, При создании функциональных запоминаю ших узлов большой емкости в интеграль ном исполнении на таких элементах твеличиваются плошадь на кристалле и пара980 50 55 Э 903 зитные емкости, снижается,быстродействие и надежность в работе.Цель изобретения - упрощение запоминающего элемента и повышение его быстродействия за счет уменьшения паразитных емкостей.Указанная цель достигается тем, что в запоминающем элементе, сбдержащем два полевых и -канальных транзистора и три полевых р -канальных транзистора, причем затвор первого и -канального транзистора соединен со стоками второго и -канального и первого р -канального транзисторов и с затвором второго р -канального транзистора, сток которого соедйнен с истоком третьего р -канального транзистора и с первой шиной питания, исток, второго р-канального транзистора соединен со стоком второго и -канального транзистора, исток первого л -канального транзистора соединен со стоком первого р -канального транзистора, затвор которого соединен со стоком первого и -канального транзистора и со второй шиной питания, сток третьего р -канального транзистора соединен.с затвором второго и -канального транзистора, а затвор третьего р -канального транзистора подключен ко второй шине питания. На фиг. 1 изображена принципиальная схема конкретного исполнения запоминающего элемента; на фиг, 2 - временные диаграммы работы,Запоминающий элемент содержит пять полевых транзисторов: первый транзистор 1 и -типа, первый транзистор 2 р -типа, второй транзистор 3 и -типа, второй транзистор 4 р -тийа, третий транзистор 5 р -типа - и две шины 6 и 7 питания подключенные соответственно к стокам крайних транзисторов. Шины питания совмещены с шинами управления. Затворы крайних транзисторов соединены вместе и подключены к общей точке транзисторов 2 и 3, затвор первого транзистора р -типа подключен к.шине 6 нитания, а в цепь затвора второго транзистора и -типа включен третий транзистор 5 Р -типа, сток которого соединен с затвором второго транзистора-типа, исток - с шиной 7 питания, а затвор - с шиной 6 питания. Напряжение отсечки третьего транзистора 5 р -типа выбрано таким, что оно превышает сумму напряжений отсечки лары транзисторов 1 и 2 и транзисторов 3 и 4. Запоминающий элемент работает следующим образом.Транзисторы 1 и 2, 3 и 4 образуютпопарно приборы с отрицательным сопро 5 тивлением - Л -диоды, включенные последовательно. Л -диоды выбраны такимобразом, что максимальный ток верхнегодиода больше максимального тока нижнего диода. В режиме хранения информации1 О на шине 6 поддерживается положительныйпотенциал (О хрьн ), величина которогобольше напряжения отсечки Л -диодов,но меньше напряжения отсечки третьеготранзистора 5 р -типа. Если в запоми 15 нающем элементе хранится код 0, товерхний Л -диод закрыт, а нижний открыт. Ток в цепи запоминающего элемента равен остаточному току закрытогоИ: -диода. Коду 1" соответствует состояо ние, при котором верхний Л -диод открыт,а нижний закрыт. Ток в цепи также равен току утечки запертого Л -диода.Таким образом, в статических состояниях"О" и 1" ток в цепи запоминающегоц 5 элемента практически не протекает ипотребляемая мощность составляет малуювеличину,При записи кода "0" в шину 6 подается положительный импульс, величинаЗО которого превышает напряжение отсечкитретьего транзистора 5 р -типа. Транзистор 5 закрывается и вольт-ампернаяхарактеристика нижнего Л -диода деформируется в пентодную, а напряжение наего аноде уменьшается до нуля. При снятии импульса запоминающий элементсохраняет это состояние. Для записикода 1 вшине 6 потенпиал уменьшается от Оран до нуля, при этом за счет4 того, что максимальный ток верхнегоА -диода больше максимального токанижнего Л -диода, при снятии импульсапотенциал на аноде нижнего Л -диодаувеличивается до Оюрьн, и запоминающий элемент сохраняет это состояние,й Считывание информации осуществляется подачей импульса положительной полярности в шину 6, амплитуда которого выбирается из условия нераэрушаюшего считывания Оснищ С 0 цн при этом В Вы ходной цепи запоминающего элемента течет большой информационный ток, если хранится код 1", и малый, если хранится код "0.Таким образом, использование в запоминающем элементе третьего транзистора Р -типа позволяет уменьшить общее количество шин до минимального значе5 9039 ния (две шины, включая шины источника питания), чем достигается упрощение управления и, тем самым, получение положительного технико-экономического эффекта. 3Лабораторные испытания показали устойчивую работу модели запоминающего элемента на полевых транзисторах в широком интервале изменения входных сит- налов. Тот факт, что количество транзис 10 торов и количество информационных шин уменьшено (с шести транзисторов и четырех шин до пяти транзисторов и двух шин), позволяет при использовании таких запоминающих элементов для построения 1 Б больших интегральных матриц памяти уменьшить площадь кристалла в 3-4 раза, снизить паразитные емкости, увеличить в 2 -3 раза быстродействие и надежность в работе, 20 80 6и -канального и первого р -канальноготранзисторов и с затвором второго р -канального транзистора, сток которогосоединен с истоком третьего р -канального транзистора и с первой шиной питания, исток второго р -канальноготранзистора соединен со стоком второгои -канального транзистора, исток первогои -канального транзистора соединен состоком первого ц -канального транзис-,тора, затвор которого соединен со стокомпервого и канального транзистора и совторой шиной питания, о т л и ч а ющ и й с я тем, что, с целью повышениябыстродействия элемента, сток третьего-канального транзистора соединен сзатвором второго и -канального транзистора, а затвор третьего р -канального транзистора подключен ко второйшине питания.формула изобретения Запоминающий элемент, содержащий 25 два полевых и -канальных транзистора и три полевых р -канальных транзистора, причем затвор первого и -канального транзистора соединен со стоками второго Источники информации, принятые во внимание при экспертизе1. "Известия ВУЗов", сер. "Радиотехника", 1964, т. 7, % 4, с. 430- 437,2. "Известия ВУЗов, сер. "Радиотехника", 1976, т. 19, % 9, с. 39- 45 (прототип).003980 Составитель А. Сухоруково Техред М. Надь К ктор В. Бутяга едактор Н. з 134/3 бреЖ-З атент", г. Ужгород, ул, Проектн ал ПП 6 ТиражВНИИПИ Государспо делам из13035, Москва,3 Подписи нного комитета СССР тений и открытий 5, Раушская набд, 4