Запоминающее устройство

ОП ИСАНИЕИ ЗОВРЕТЕ НИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 989584 Свез СфввтскивС вцики стичвсиикРвспубттииОпубликовано 15,01.83, Бятллетень М 2 Дата опубликования описания 1,01.83(5 Ь). ЗАПОИИНАЮЩЕЕ УСТРОЙСТВО 1Изобретение относится к вычислительной технике,и может быть ис" польэовано в пультах управления телевизионных систем.Известно устройство памяти, содержащее ячейки памяти и блок сброса 113.Недостатками этого устройства являются неудовлетворительная на" дежность, обусловленная его инер" ционностью и сложностью конструкции иэ-за большого количества элементов и связей между ними.Наиболее близким по техницеской сущности к изобретению является запоминающее устройство, содержащее ячейки памяти и,блок сброса.Каждая ячейка памяти содержит коммутирующий и переклюцающий транзисторы .и нагруэочные резисторы, а блок сброса - два транзистора с нагрузочными резисторами 23.Недостатком этого устройства 1 является сложность конструкции. 2Нель изобретения - упрощение конструкции запоминающего устройства.Поставленная цель достигается темУчто в запоминающем. устройстве, содержащем переключатель и ячейки памяти,каждая из которых состоит из коммути.- рующего р-п-р-транзистора, переклю"чающего и-р-тт-транзистора и четырехнагрузочных резисторов, причем кол 6.лектор коммутирующего р-и-р-транэис"тора соединен с соответствующим первым.контактом переключателя и черезпервый нагрузочнцй резистор с отрицательной.шиной питаний, эмиттерс положительной шиной питания, соот"ветствующим вторцм контактом переклю"чателя и через второй нагруэочныйрезистор с базой коммутирующегор-п-р-транзистора, соединенной с кол" о лектором переключающего р гзр транзистора, база которого соединена спервыми выводами третьего и иетверто"го нагрузочных резисторов, второйвывод, которого соединен с отрицв989584 тельной шиной питания а эмиттер переключающего и -р-и-транзистора соединен с первым выводом резситора сброса, в каждую ячейку памяти введены конденсатор и дополнительный нагрузочный резистор р первые выводы которых подключены к коллекторукоммутирующего р-пд-транзистора, вто-.,рые - к второму выводу третьего на. грузочного резистора и являются 1 О входом дистанционного управления,авторой вывод резистора сброса подключен к отрицательной шине питания,На чертеже показана принципиальная электрическая схема Запоминающего устройства.Устройство содержит ячейки 1 памяти, резистор 2 сброса, коммутирующий транзистор 3, первый вывод 4 переключателя 5, первый нагрузочный 20резистор 6, отрицательную шину 7питания, дополнительный нагрузочныйрезистор 8,. конденсатор 9, вход 10 , дистанционного управления, второй нагруэочный резистор 11, положительную 25 шину 12 питания, третий нагрузочныйрезистор 13, переключающий транзистор14 и четвертый нагрузочный резистор 15. 30Устройство работает следующим образом. В исходнои состоянии все ячейки памяти выключены. Включение соответ35 ствующей ячейки памяти осуществляется путем подключения контактов 4 или 10 к шине 12. При подключениивхода 10 к шине 12 открывается транзистор 14, который, в свою очередь,10 открывает транзистор 3, поддерживающий открытым транзистор 14. Ячейка памяти включена до тех пор, пока не будет включенонапряжение питания или не будет включена другая ячейка 1, Эмиттерный45 ток транзистора 14 создает на резисторе 2 падение напряжения, запирающее эмиттерйые переходы транзисторов 14 остальных ячеек 1, в результате чего помехоустойчивость устройства возрастает. При соединении входа 10 другой ячейки 1 с шиной 12 на базе транзистора 14 этой ячейки появляется потенциал более высокий, чем на базе транзистора 14 ранее включен ной ячейки 1, в результате чего ра- нее включенная ячейка закрывается. Включение ячейки 1 может быть осуществлено и путем соединения контакта 4с шиной 12. При этом положительноенапряжение подается на делитель изрезисторов 11 и 15 через резистор8 и конденсатор 9, в результате чегоячейка 1 открывается, а ранее включенная ячейка закрывается.Введение в ячейку памяти запоминающего устройства параллельно соединенных конденсатора и дополнительного резистора упрощает конструкцию,так как блок сброса заменяется однимрезистором сброса.1Формула изоберетенияЗапоминающее устройство, содержащее переключатель и ячейки памяти,каждая из которых состоит из коммути-рующего р-п-р-транзистора, переключающего и-р-и-транзистора и четырехнагрузочных резисторов, причем коллектор коммутирующего р-и-р-транзистора соединен с соответствующим пер"вым контактом переключателя и черезпервый нагрузочный резистор с отрицательной шиной питания, эмиттер -с положительной шиной питания, соответствующим вторым контактом пере-,ключателя и через второй нагруэочный резистор - с базой коммутирующего р-п-р-транзистора, соединеннойс коллектором переключающего р-и-ртранзистора, база которого соединенас первыми выводами третьего и четвертого нагрузочных резисторов, второй вывод которого соединен с отрицательной шиной питания, а эмиттерпереключающего и -р-и-транзистора соединен с первым выводом резисторасброса, о т л и ч а ю щ е е с я тем,что, с целью упрощения устройства,в каждую ячейку памяти введены конденсатор и дополнительный нагрузочный резистор, первые выводы которыхподключены к коллектору коммутирующего р-п-р-транзистора, вторые - квторому выводу третьего нагрузочногорезистора и являются входом дистанционного управления, а второй вывод резистора сброса подключен котрицательной шине питанияИсточники информации,принятые во внимание при экспертизе1. Устройство памяти ТЭ 5.106.068Шауляйского телевизионного завода,19762. Авторское свидетельство СССРпо заявке У 2961158/18-24,кл. 6 11 С 11/34, 1980 (прототип).98958 Составитель В.(остиРедактор А.,Долинич Техред И,Надь орректорЕ.Рощ аказ писно лиал ППП . "Патент", г. Ужгород, ул. Проектна 1136/70ВНИИПИ Государпо делаи113035, Иоскв ираж 592твенного комитетизобретений и от , Ж-.35, Раущская СССРытийаб д. М 5