Блок регенерации информации для ди-намического запоминающего устройства

Сотоз СоветскиаСоциапистическиаРесттублик ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 838755(51)Ы. Кд. Д 11 С 11/40 Йкудвретеевеа кемитет СССР ае делам ваабаетеввй н отерытвй,6 (088. 8)(72) Авторы изобретения Н. А. Подопригора и Т. Я. МамеЬов Московский институт электронн 8 щ.техники(54) БЛОК РЕГЕНЕРАЦИИ ИНФОРМАЦИИ ДЛЯ ДИНАМИЧЕСКОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВАИзобретение относится к вычислительной технике, в частности к полу-,проводниковым запоминающим устройствам,Известны блоки регенерации информации для динамического запомина-5ющего устройства, одним из которыхявляется блок регенерации, содержащийпару дифференциальных транзисторов,.позволяющих по регенерационному входу1 Ообеспечить усиление сигнала считываемой информацииНедостатком этого блока являетсянизкое быстродействие.Наиболее близким к предлагаемому15является блок регенерации, содержащийдва дифференциальных и-р-и транзистора, эмиттеры которых подключены к источнику тока, база второго дифференциального и-р-и транзистора подключе 20на к источнику опорного напряжения,а коллектор - к базе первого дифференциального и-р-и транзистора, которая соединена с входной шиной и с коллектором третьего р-и-р транзистора,база которого соединена с коллекторомпервого и-р-и транзистора, а эмиттер - с источником напряжения, к которому подсоединен коллектор четвертого и-р-и транзистора восстановления потенциала, эмиттер которого подключен к входной шине, а база - кисточнику сигнала восстановления потенциала 21,Однако в процессе работы блока происходит насыщение р-и-р и первого дифференциального и-р-и транзисторов, т.е. происходит прямое смещение центрального р-и перехода четырехслойной структуры, выполняющей роль этих транзисторов. После восстановления потенциала регенерационного входа необходимо определенное время для того, чтобы рассосался избыточный заряд в базах насьпцающихся транзисторов. Если схема регенерации вновь включена раньше йекоторого вре мени, то это приведет к неправильному ее функционированию,Цель изобретения - увеличение быстродействия блока регенерации.Указанная цель достигается тем,чта в блок регенерации введен пятыйи-р-и транзистор восстановления потенциала, база которого подключенак источнику сигнала восстановленияпотенциала, эмиттер - к коллектору 10первого дифференциального и-О-и транзистора, а коллектор - к источникунапряжения,На чертеже представлена электрическая схема блока регенерации. 15Блок содержит первый дифференци,альный и-р-и транзистор 1, второйдифференциальный транзистор 2, третийр-и-р транзистор 3, четвертый и-р-итранзистор восстановления потенциала 4, пятый и-р-и транзистор восстановления потенциала 5, входную шину б, источникнапряжения, источник 8 опорного напряжения, источник 9сигнала восстановления потенциала, 25источник 10 тока. Предлагаемое устройство работает следующим образом.В режиме покоя ток источника 10 тока равен нулю, а напряжение источника 9 сигнала восстановления потенциала имеет высокий логический уровень, Напряжение на центральном р-и переходе четырехслойной структуры, об 35 разующей транзисторы 1 и 3, равна нулю. Перед тем, как на входную шину б подан сигнал, подлежащий усилению (регенерации), напряжение на базе транзисторов 4 и 5 понижается так,40 что их змиттерные р-и перехоцы смещаются в обратном направлении. Напряжение на регенерацианном входе сравнивается с опорным напряжением 8, Включается источник 10 така. Ксли напряжение на входе оказалось меньше опорного, то включается транзистор 2 и эа счет его коллекторного тока понижается потенциал на входе схемы, т.е. еще больше увеличивается разность меж 50 ду входным и опорным напряжением. Если напряжение на входе 6 оказалось вьппе опорного 8, то включаются тран-, зисторы 1 и 3. Коллекторный ток транзистора 3 повышает потенциал на входе 6 и происходит усиление (регенерация) входного напряжения. При этом транзисторы 1 и 3 входят в насыщение или, что то же самое, смещается в пря 5мом направлении центральный р-и переход их четырехслойной структуры, При этом, если в процессе регенерации включились транзисторы 1 и 3, то за счет эмиттеров тоанзисторов 4 и 5 происходит принудительное установление напряжения на центральном р-и переходе четырехслойной структуры транзисторов 1 и 3 равном кулю и тем самым существенно сокращается время рассасывания избыточного заряда, а следовательно, увеличивается максимальная ча,стота Функционирования схеи 1, Роль обоих транзисторов восстановления потенциала может выполнить один двухэмиттерный транзистор.Таким образом, предлагаемая схема блока регенерации информации динамического ЗУ за счет введения и-р-и транзистора восстановления потенциала 5 и подключения ега миттера к базе р-и-р транзистора 3, базы к ба,зе и-р-и транзистора 4 и коллектора к источнику напряжения 7 увеличивает быстродействие блока регенерации по сравнению с известными аналогичнымитехническими решениями,Формула изобретенияБлок регенерации информации для динамического запоминающего устройства, содержащий два дифференциальных и-р-и транзистора, эмиттеры которых подключены к источнику тока, база второго дифференциапьного и-р"и транзистора годключена к источнику опорного напряжения, а коллектор - к базе первого дифференциального и-р-и транзистора, которая соединена с входной шиной и с коллектором третьего р-и-р транзистора, база которого соединена с коллектором первого и-р-и транзистора, а змиттер - с источником напряжения, к которому подсоединен коллектор четвертого и-р-п транзистора восстановления потенциала, эмиттер которого подключен к входной шине, а база - к источнику сигнала восстановления потенциала, о т л и ч а ю щ и й с я тем, что, с целью увеличения быстродействия блока, он содержит пятый и-р-п транзистор восстановления потенциала, база которого подключена к источнику сигнала восстановления потенциала эмиттер к ал лектору первого дифференциальногоектор С. Шекма одписно ета СССрытийаб., д. го ий ми о аяП "Патент", г. Ужгород, ул, Проектная, 4 фил и-р"и транзистора, а коллектор - кисточнику напряжения. Источники информации,принятые во внимание при экспертизе аказ 4462/76 Тираж ВНИИПИ Государственн по делам изобрете 113035, Москва, Ж, Р