Динамический элемент памяти

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Совэ Советских Социалистических Республик(22) Заявлено 131279 (21) 2850681/18-24 (5)М. Кл; с присоединением заявки Йо(23) Приоритет С 11 С 11/40 Государственный комитет СССР по делам изобретений н открытий(72) Автор изобретения Г,И,Фурсин Московский ордена Трудового Красного Знамени физикотехнический институт( 54) ДИНАМИЧЕСКИЙ ЭЛЕМЕНТ ПАМЯТИ Изобретение относится к автоматике и вычислительной технике,Известны различные варианты динамических элементов памяти, которыеза счет наличия распределенной памяти динамического типа позволяют осуществлять ассоциативную и параллельную обработку информации. Динамический принцип обработки информации приэтом позволяет резко повысить помехозащищенность вычислительных устройствна основе укаэанных элементов 11,Наиболее близким по техническойсущности к предлагаемому являетсядинамический элемент памяти, содержащий последовательно соединенныетранзисторы п-р-п-типа, информационные шины, входные и выходныешины и шину нулевого потенциала (2) .Однако известный элемент характеризуется недостаточной надежностью.Цель изобретения - повышение надежности элемента памяти.Поставленная цель достигается тем,что динамический элемент памяти содержит дополнительные транзисторыи-р-и-типа и р-п-р-типа, причем базыдополнительных п-р-и-транзисторовсоединены с соответствующими коллекторами дополнительных р-и-р-транэисторов и соответствующими базами информационных п-р-п-транзисторов,эмиттеры дополнительных и-р-п-транзисторов соединены с шиной нулевогопотенциала, базы дополнительныхр-п-р-транзисторов, кроме первого,подключены к эмиттерам соответствующих информационных транзисторов, а 10эмиттеры - к соответствующим инфорМационным шинам, а база первого дополнительного р-п-р-транзистора явля- ется входом элемента памяти. Динамический элемент памяти рабо тает следующим образом.При подаче сигнала положительнойполярности на шину 2 происходит включение (насыщение) всех транзисторови последовательное перемещение сиг нала к шине 4, время задержки распространения сигнала фиксировано, независит ни от коэффициентов объединения по входу и разветвления по выходу, ни от изменения температуры(в рабочем диапазоне) и обратно пропорционально частоте импульсов питания. Отсутствие влияния выхода навход (т.е. паразитной обратной связи) приводит к дополнительному повыЗ 0 шению помехоустойчивости,881859 оставитель В.Гордоиоваехред З.фанта ректор М.Кос Редактор Л.тюрина Подписноемитета СССРоткрытийя наб., д. тираж 648 ВНИИПИ Государственного к по делам изобретений и 13035, Москва, Ж, Раушск/5 Филиал ППП Патент, г. Ужгород, ул. Проектная,Изобретение представляет большойинтерес для народного хозяйства, таккак обеспечивает 100-ную регенерацию сигнала, что обусловлено оригинальными взаимосвязями между транзис.торами 5 и 6 в каждой ячейке.(работающими в отличие от транзистора 3 вбистабильном режиме), приводящими кгистерезисной передаточной характеристике каждого элемента и за счетлогической полноты расширяющимифункциональные возможности предложенного элемента памяти. Последнеедостигается также возможностью остановки несколько перекрывающихся илистрого парафазных импульсов питанияна неограниченное время, что обеспечивает очень высокую информационнуюемкость (связанную также и с возможностью реализации предлагаемого динамического элемента памяти в видеочень компактной функционально-интегрированной схемы, площадь которой непревышает площадь приборов с плазменной связью) вычислительных устройств,использующих предлагаемый элемент памяти иреализующих сложные (практически любые) Функции.Областью использования изобретения является производство микропроцессоров и микро-ЭВМ, где из-за особенностей предложенного элемента осуществляется ассоциативная и параллельная обработка информации,Формула изобретенияДинамический элемент памяти, содержащий информационные и входныешина, шину нулевого потенциала ипоследовательно соединенные информа"ционные транзисторы п-р-п-типа, о тл и ч а ю щ и й с я тем, что, сцелью повышения надежности элементапамяти, он содержит дополнительныетранзисторы и-р-и и р-п-р-типа, причем базы дополнительных и-р-и-транО эисторов соединены с соответствующими коллекторами дополнительныхр-и-р"транзисторов и соответствующи)ии базами информационных п-р-л-трнзисторов, эмиттеры дополнительных,ответствующих информационных тран 2 О эисторов, а эмиттеры - к соответствующим информационным шинам, а базапервого дополнительного р-п-р-транзистора является входом элемента памяти.источники инФормации,принятые во внимание при экспертизеВекшина Е.В., Фурсин Г.И. Микроэлектроника. Изд-во АН СССР, 197 9,т. 8, 9 3, с. 227-239 (прототип).2. Вег 99 ипй 1 ЕЕЕТ ЯоВЫ-ЯСа 1 еЗо С 1 гсцдз, 1972,т. Я-С, Р 2,с. 180185, рис. 2 (прототип) .