G11C 11/40 — транзисторов

Номер патента: 991508

Опубликовано: 23.01.1983

Авторы: Баринов, Кимарский, Ковалдин, Кузовлев, Черняк

МПК: G11C 11/40

Метки: памяти, элемент

...сегментов созданы коллекторные области Пф-типа проводимОсти 14 и 15 а Скрытый слОЙ Являсфф" 3 р ется общим для двух сегментов и соединенадресной шиной 18. База одного . сегмента соединена с коллекторной областью другого и наоборот. Инжекторы соединены с разрядными шинами 17 и 18. 5 На коллекторных областях каждого сегмента сформированы высоколегированные поликремниевые области р -типа проводимости 19 и 20, причем поликремниевая область одного сегмента соединенас инжектором противоположного и наоборот. Области 19, 14, 12 и 20, 15, 13 образуют "паразитныеф р -М -р тран-ф эисторы .21 и 22 соответственно.Элемент памяти работает следующим образом. 45В режиме считывания информации равные токи считывания 10 вытекают иэ разрядных шин 17 и 18 в...

Номер патента: 993332

Опубликовано: 30.01.1983

Авторы: Глебов, Живодеров, Орешкин, Петров, Роцель

МПК: G11C 11/40, G11C 7/08

Метки: основе, переключения, полупроводников, приборов, стелообразных

...из-за высокого сопротивления контакта металл - СП перегревается и затем выгорает, что снижает надежность переключения приборов на СП.Цель изобретения - повышение падеж- ности переключения приборов на стекло образных поцупроводниках Указанная пель достигается тем, что согласно способу переключения приборов на основе стеклообразных полупроводников, заюпочающемуся в подаче нащмтжения на электроды прибора, перед подачей напряжения на электроды прибора производит облучение стеклообразного пац- проводника в месте его соединения с электродами например. видимым световым излучением.3 9933Освещение приводит к генерации носителей в стеклообразном полупроводнике,что позволяет понизить потенциальныебарьеры на границе металлического электрода с...

Номер патента: 999108

Опубликовано: 23.02.1983

Авторы: Власенко, Мальцев, Масловский, Милошевский, Нагин, Тюлькин

МПК: G11C 11/40

Метки: информации, памяти, стирания, элементе

...велика, т.е.примерно равна Од, то. такой импульсприведет к сравнительно быстромууменьшению порогового напряжения отего исходного значения От ( 0 ) донекоторого значения О. (Ос), определяемого амплитудой импульса стирания Оср, но величина этого уменьшения Ь = О ("0") - О. мала (посравнению с ЬО. при меньших О) ине изменяется при дальнейшем увеличении времени стирания (фиг. 1, кривая.с О = О),Наличие же в предлагаемой формеимпульса стирания составляющих. самплитудой О (Ос обеспечивает больший сдвиг порогового напряжения Ы 3чем пРи О = Одскб(фиг. 1 кРивые сО , О , ОО ),Напротив, если амплитуда прямоугольного импульса стирания сравнительно мала, т.е, ОО щи, то вплотьдо определенного времени вообще непроизойдет изменения порогового...

Номер патента: 1003143

Опубликовано: 07.03.1983

Авторы: Буздин, Кеворкова, Климушин, Летников, Флидлидер, Янков

МПК: G11C 11/40

Метки: запоминающее

...работу устройства при поступлении на него втррого управляющего сигнала с входа "Память".35Запоминающее устройство содержит элементы 1 и 2 памяти ЭП), на основе ХСП, элементы И 3 и 4, триггер 5,43 4 элементы ИЛИ 6, 7 и 8. Вход 9 запоминающего устройства соединен с первыми входами элементов И 3 и 4 и первыми входами элементов ИЛИ 6, 7 и 8.Вход 10 запоминающего устройства подключен к вторым входам элементов И 3и 4. Первые выводы ЭП 1 и 2 подключены к общей шине, вторые выводы соединены с выходами элементов И 3 и 4и входами элементов ИЛИ 6, 7 или7 8 соответственно. Третий входэлемента ИЛИ 7, соединен с входомсинхронизации 11. Выходы элементовИЛИ 6, 7 и 8 связаны с входами Э, Си К триггера 5. Прямой и инверсный вьходы триггера 5 соединены с...

Номер патента: 1008791

Опубликовано: 30.03.1983

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...12 со стоками ключевых транзисторов 7, затворами и истоками нагрузочных транзисторов 8 соответствующих адресных усилителей 6, стоки нагрузочных транзисторов 5 и 8с дешифраторов 3 и адресных усилителей 6 подключены к источниху 27 постоянного питания, Два входе блока элементов И 16 подключены к выходам одного из адресных усилителей 6, а выход - к первому входу первого формирователя 21 управляющих сигналов. Блок 17 разрядных ключей содержит блох элементов ИИЛИНЕ (транзисторы 4 и 5) и шину 13 строки с максимально возможным в накопителе числом подключенных к ней затворов транзисторов 2, стоки которых соедине3 3.0087ны с соответствующими шинами 14 столбцов, а истоки - с истоками транзисторов2 накопителя 1, Два входа блока ИЛИНЕ подключены к...

Номер патента: 1015439

Опубликовано: 30.04.1983

Авторы: Мамедов, Сухопаров

МПК: G11C 11/40

Метки: адресного, запоминающего, оперативного, сигнала, устройства, формирователь

...авторые выводы резисторов и источника тока подключены к обцей шине,содержит дополнительный источниктока, первый вывод которого соедичен с шиной управления, а второйвывод подключен к общей шине, эмиттер второго адресного транзисторасоединен со второй адресной шиной.Эмиттер транзистора связи подключен к шине источника питания, аколлектор " к базе первого адресного транзистора.Коллектор транзистора связи подключен ко второй адресной шине.Коллектор транзистора связи соединен с шиной управления,формирователь содержит дополнительный источник питания в виде резистора, первый вывод которого соединен с шиной управления, а второйвывоц - с общей шиной.На фиг. 1 изображена электрическая схема устройства; на фиг. 2и 3 - формирователи сигнала...

Номер патента: 1016834

Опубликовано: 07.05.1983

Авторы: Великовский, Топчан

МПК: G11C 11/40

Метки: запоминающее

...ИЛИ первой и.второй групп соответственно, одноименные выходы дешифраторов тактовых сигналов и дешифраторов сигналов записи-считывания соединены с входами Соответствующих элементов ИЛИ первой и второй групп соответственно, стробирующие входы дешифраторов тактовых сигналов и дешифраторов сигналов.записи-считывания подключены соответственно к вторым и третьим выходам соответствующих генераторов управляющих импульсов, входы дешифраторов тактовых сигналов, дешифраторов сигналов записи-считывания и входы первой группы входов схем сравнения подключены к выходам соответствующих регистров номера строки, входы регистров номера строки и входы второй группы входов схем сравнения подключены к соответствующим выходам регистра адреса,...

Номер патента: 1023395

Опубликовано: 15.06.1983

Авторы: Колкер, Овчаренко

МПК: G11C 11/40

Метки: запоминающий, элемент

...элемента 10, адресной шиной 11, первой и вто- в режиме оперативного хранения инфоррой разрядными шинами 12 и 13. мации поддерживается за счет протекаИстоки первого и второго МДП-тран- ния тока от шины питания к общей шине эисторов соединены с общей шиной 9, 5 через транзисторы 3 или 4 и 5 и отсток первого МДП-транзистора - с зат- крытый транзистор 1 или 2. вором второго истоком и затвором В режиме считывания информацииУн третьего, истоком шестого, управляю- иэ запоминающего элемента на выбран. щим затвором восьмого МДП-транзисто- ную адресную шину 11 подают положира. Сток. второго МДП-транзистора 10 тельное напряжение +5 В) . Так как соединен с затвором первого, затвором запоминающий элемент находится в нуи истоком...

Номер патента: 1056268

Опубликовано: 23.11.1983

Авторы: Ерохин, Пономарев

МПК: G11C 11/40

Метки: триггер, четырехуровневый

...сигнала Ц .Недостатками многостабильныхтриггеров такого типа являются сложность, большое количество входныхи выходных шин, обусловленное использованием двоичного кода, и сравнительно большая занимаемая площадь.Наиболее близким по техническойсущности к изобретению является четырехуровневый Э-триггер. Триггерсостоит из квантизатора и схемы управления, Квантиэатор состоит из первого и-р-и транзистора, один из коллекторов которого соединен с его 35базой, а остальные три коллекторас соответствующими базами второго,третьего и четвертого и-р-и транзисторов, коллекторы которых соединеныс соответствующими базами пятого, 40шестого и седьмого п-р-п транзисторов, один из коллекторов каждого изкоторых соединен с собственной базой,а два других...

Номер патента: 1070604

Опубликовано: 30.01.1984

Автор: Костюк

МПК: G11C 11/40

Метки: варианты, ее, памяти, ячейка

...сток которого подключен к шине питания, управляюркий транзистор, исток которого соединен с затвором запоминающего транзистора, конденсатор, одна обкладка которого соединена с затвором управ" ляющего транзистора и подключена к тактовой шине, другая обкладка конденсатора соединена со стоком управляющего транзистора и истоком запоми нающего транзистора, дополнительно содержит второй ключевой транзистор и усилительный транзистор, затвор которого. соединен с затвором запоминающего транзистора, его сток соединен с шиной питания, а исток соединен со стоком второго ключевого транзистора, исток и затвор которого бО являются соответственно третьим и четвертым входами ячейки, сток первого ключевого транзистора соединен с истоком или стоком...

Номер патента: 871656

Опубликовано: 07.05.1984

Авторы: Дшхунян, Коваленко, Машевич

МПК: G11C 11/40

Метки: запоминающий, элемент

...синдуцированными каналами соответственно, истоки первого и второго транзисторов с индуцированными каналами 45подключены к общей шине, затворы третьего и четвертого транзисторов подключены к первой и второй шинам выборки, а их истоки - к первой и второй разрядным шинам соответственно,Достоинством этого элемента является одинаковое количество транзисторов с прецыдущим запоминающим элементом.Основным недостатком элемента является значительное увеличение площади на кристалле,Целью изобретения является повышение степени интеграции запоминаю-.щего элемента, т.е. размещение большего количества транзисторов на той 60же или меньшей площади кристалла.Цель достигается тем, что в запоминающий элемент, содержащий четыретранзистора с индуцированными...

Номер патента: 1098035

Опубликовано: 15.06.1984

Авторы: Косоусов, Максимов, Петричкович

МПК: G11C 11/40

Метки: варианты, его, запоминающее

...и исток второго установочных транзисторов соединенсы с шиной считывания, зат- воры первого установочного транзистора и первых зарядных транзисторов каж098035 4торах 6, истоки которых полк:гючеил ьшине 1 питания, стоки - к соотвегствующим шинам 5 (фиг.1), а транзисторы 3 выполнены Р -канагьными, либо на и -канальных транзисторах 6,5истоки которых подключены к шине 17,при этом транзисторы 3 выполнень 1г 1 -канальными.Предложенное устройство работаетследующим образом.Когда накопитель 2 организован нар -канальных транзисторах 6, на ихзатворы поданы соответствующие управляющие сигналы с дешифратора 11.В режиме хранения на шинах 15 и 14установлены логические уровни "0"и "1" соответственно, выходы дешифратора 11 установлены в единичное...

Номер патента: 1109804

Опубликовано: 23.08.1984

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее

...к устройству разрядные шины 3, а такжеузел истоков ключевых транзисторовв триггере 5 заряжают от внешнего источника. При обращении к устройству возбуждается одна из адресных шин 2 и один из управляющих входов 9 . Далеко в режиме считыванияодна иэ разрядных шин 3 в каждомстолбце матрицы накопителя разряжает"ся через соответствующую ячейку 1памяти, а разрядная шина блока 6 ключей разряжается через один из ключей,соединенный с возбужденной адреснойшиной 2. Разряд шины 3 блока 6 (вре"мя разряда регулируется параметрамиключей блока 6) происходит значительно быстрее разряда шин 3 накопителя.По окончании разряда шины 3 блока 6формирователь 7 импульсов вырабатывает управляющий сигнал, инициирующийработу триггера 5, который, подключившись...

Номер патента: 1111204

Опубликовано: 30.08.1984

Авторы: Баринов, Ковалдин, Онацко

МПК: G11C 11/40

Метки: запоминающее, оперативное

...входом блока внутреннейрегенерации, база пятого и-р-и-транзистора является четвертым входомблока внутренней регенерации,На фиг, 1 представлена структурная 1 55схема ОЗУ; на фиг. 2 - принципиальная электрическая схема блока внутренней регенерации. 4ОЗУ содержит матричный накопитель1, словарные шины 2, разрядные шины3, дешифратор 4 строк, дешифратор 5столбцов, разрядные усилители считывания 6, выходной усилитель 7,блок 8 выбора кристалла, блок внутренней регенерации 9,Блок внутренней регенерации 9содержит первый и второй и-р-и-транзисторы соответственно 10 и 11, источники положительного напряжения12 и 13 для и-р-п-транзисторов 10и 11, первый и второй генераторытока соответственно 14 и 15, двухэмиттерный п-р-и-транзистор 16, первый...

Номер патента: 1112409

Опубликовано: 07.09.1984

Авторы: Габова, Маковец, Портнягин

МПК: G11C 11/40

Метки: буферный, варианты, его, усилитель

...исток первого нагрузочного транзистора - к стоку первого ключевого транзистора и к затвору второго ключевого тран.эистора, исток первого ключевого транзистора - к стоку четвертого клк)чевого транзистора, исток которого подключен к шине нулевого потенциала, затворы первого и четвертого ключевых транзисторов являются соответственно информационным входом и первым управляющим входом усилителя, затвор и исток второго нагрузочного тран зистора подключен к стоку второго ключевого транзистора, исток третьего иагрузоцного транзисторак стоку третьего клк)цевого транзистора, исток четвертого нагрузоцного 5 10 15 20 25 30 35 40 45 50 55 транзистора - к стоку пятого ключевого транзистора, исток шестого ключевого транзистора - к стоку седьмого...

Номер патента: 1115106

Опубликовано: 23.09.1984

Авторы: Куварзин, Мальцев, Милошевский, Нагин, Однолько, Соломоненко, Тюлькин, Чернышев

МПК: G11C 11/40

Метки: варианты, ее, памяти, ячейка

...на шину 1 2 , а запись логического0 подаче низкого потенциыа на шину 1 1 и высокого на шину 1 2 . При этом на шину 1 7 подается положит ель ный потенциал ( + 5 Ч) . В р ез ул ьтате этого при записанной логич ес кой " 1 " триггер устанавливаетс я в состояние, когда потенциал на выходе 9 высокий , а на выход е 1 О низкий . Эт о состояние сохраняется после понижения потенциала на шич е 1 7 .Для считывания состояния ячейки необходимо подать положительный пот енциал на шину 1 7, контролируя при этом потенциал на шинах 1 1 и 1 2 . Высокий потенциал на шине 1 1 и низкий на шине 1 2 свидетельствует о т ом ,чт о в ячейке хранится логическая " 1 " . 11151 Ячейка памяти по второму варианту 55(фиг.2) отличается от первого лишьтем, что транзисторы...

Номер патента: 1133621

Опубликовано: 07.01.1985

Авторы: Бабенко, Игнатьев, Мызгин, Неклюдов, Нестеров

МПК: G11C 11/40

Метки: варианты, его, запоминающее

...подключены к первым выводам первого ивторого источников тока выборки,вторые выводы которых соединены сшиной напряжения питания, дешифратор выбора строк, состоящий из элементов И, каждый из которых состоит 30из резистора и диодов, аноды кото"рых подключены к первому выводурезистора, второй вывод которогосоединен с шиной нулевого потенциала,буферные элементы, каждый из кото- Зрых состоит из первого, второго итретьего транзисторов, база второготранзистора подключена к эмиттерутретьего транзистора, база которогоявляется адресным входом устройства, 40а коллектор соединен с шиной нуле"вого потенциала, база первого транзистора подключена к первой шинеопорного напряжения, катоды диодовэлементов И подключены к коллекторам первых или вторых...

Номер патента: 959561

Опубликовано: 23.01.1985

Авторы: Авдеев, Демин, Кружанов, Сафронов, Эннс

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, устройства

...слое которой расположеныдиффузионные шины, на поверхностиполупроводниковой подложки расположен первый диэлектрический слой с отверстиями, на котором перпендикулярно диффузионным шинам расположены металлические шины, на поверхности металлических шин и первого диэлектрического слоя расположен второй диэлектрический слой с отверстиями, матричный накопитель дополнительно содержит другие металлические шины, расположенные на поверхностях диэлектрических слоев, в одних из отверстий диэлектрических слоев на поверхности диффузионных шин.На фиг.1 изображен интегральный матричный накопитель, вид сверху; на Фиг.2 - сечение интегрального матричного накопителя вдоль диффузионных шин; на фиг.З - сечение интегрального матричного накопителя...

Номер патента: 1137537

Опубликовано: 30.01.1985

Авторы: Балашов, Дятченко, Родионов, Сквира

МПК: G11C 11/40

Метки: запоминающего, накопитель, устройства

...подключен к базе второготранзистора, эмиттер которого и база первого транзистора подключенысоответственно к базе и коллекторутранзистора опорного элемента коммутации тока, второй вывод резистораи коллекторы первого и второготранзисторов подключены к шине положительного напряжения питания, до- .полнительный вход лемента коммутации тока третьей группы подключен кбазе транзистора соответствующеговторого элемента коммутации токавторой группы.Каждый элемент коммутации токатретьей группы состоит из первого ивтороготранзисторов, коллекторыкоторых являются первыми и вторымивыходами элемента коммутации токатретьей группы, эмиттеры - входом,а базы - дополнительным входом.На чертеже представлена электрическая схема накопителя,Ячейки...

Номер патента: 1140165

Опубликовано: 15.02.1985

Авторы: Гайворонский, Рогозов, Самойлов, Чернов

МПК: G11C 11/40

Метки: памяти, ячейка

...второго и - р - и ключевого транзистора последующего каскада ячейки памяти, база и коллектор блакировочного и - р - и-транэистора подключены к соответствующим обьеди- у йенньи коллекторам первого и второго и - р - й ключевых транзисторов. 4На фиг. 1 приведена электрическая принципиальная схема ячейки памяти для четырехуровневого входного сигнала; на фиг. 2 - функциональная схема устройства, поясняющая принцип ее работьц на фиг, 3 - временная диаграмма работы устройства,Ячейка памяти (фиг. 1) содержит многоколлекторный и - р - и-транзистор 1, связан тактирующий многоколлекторный и - р - и-транзистор 2,и - р - и-транзисторы 3, 4 и 5 связи, первые ключевые многоколлекторные и - р - и-транэисторы 6-9, вторые ключевые и - р -...

Номер патента: 986198

Опубликовано: 30.03.1985

Авторы: Васильев, Воронов, Елинсон, Степанов, Шевченко

МПК: G11C 11/40

Метки: однократным, памяти, программированием, элемент

...в виде тонкого диэлектрического слоя, толщина которого определяется напряжением пробоя диэлектричес- кого слоя, а диэлектрический слой выполнен из ЫО, толщина которого не должна превышать 50 нм.Схематический вид элемента памяти приведен на фиг. 1.Описываемын элемент памяти с однократным программированием содержит полупроводниковую подложку (кремний р-типа) 1, эпитаксиальный полупроводниковый слой обратного подложке типа проводимости (кремний и-типа) 2, вторую управляющую шину 3 (вырожденный кремний и-типа), защитный диэлектрический слой 4 (БхО), области изолирующего элементы р-и-перехода 5 (кремний р-типа), тонкий (10 нм) диэлектрический слой 6 (ВО), первую управляющую шину 7 (А 1). Приведенный вид элемента соответствует исходному (до...

Номер патента: 1149311

Опубликовано: 07.04.1985

Авторы: Лушников, Минков, Однолько, Романов

МПК: G11C 11/40

Метки: интегральных, подложки, сигнала, смещения, схем, формирователь

...подключены соответственно к первой 12, второй 15 и третьей 16 входным шинам, затвор погрузочного транзистора 8 соединен с третьей входной шиной 16, затвор и сток другого порогового ф транзистора 6 соединен с истоком нагрузочного транзистора 8,Формирователь сигнала напряжения смещения подложки работает при подаче последовательности импульсов напряжения одинаковой частоты на входные шины 12, 15, 16 с временными соотношениями, указанными на фиг. 2. Начала фронтов на первой и второй входных шинах 12 и 15 совпадают, фазы противоположны.Импульс на третьей входной шине 16 опережает импульс на первой входной шине 2 на время 1, равное 0,25 - 0,1 от периода следования импульсов.Импульсы должны иметь амплитуду, превышающую по крайней мере в...

Номер патента: 1153358

Опубликовано: 30.04.1985

Автор: Бородин

МПК: G11C 11/40

Метки: варианты, его, информации, мноп-транзисторе, перезаписи

...способ перезаписи информации, заключающийся в подачена затвор МНОП-транзистора,импульсов перезаписи с фиксированными параметрами амплитуды и длительности, что обеспечивает время храненияинформации не менее 2000 ч при количестве циклов перезаписи не менее10000 2 .Недостаток известного способа -сильное разрушение МНОП-структурыпри перезаписи информации импульсами номинальной амплитуды и дли. тельности, которые доходят обычнодо 903 от пробивного значения. Это 35снижает надежность хранения информации при большом количестве циклов перезаписи и не позволяетобеспечить надежную запись прибольшом количестве циклов перезаписи,Цель изобретения - повышение надежности перезаписи информации засчет обеспечения требуемого времени хранения при большом...

Номер патента: 1161989

Опубликовано: 15.06.1985

Автор: Костюк

МПК: G11C 11/40

Метки: варианты, ее, информации, озу, памяти, хранением, энергонезависимым, ячейка

....памяти может быть применен любой изизвестных вариантов, используемыйв динамических, статических иликвазистатических ячейках памяти ОЗУ,вплоть до самого простого из них -ИДП-емкости. Необходимо только соблюсти следующее приближенное соотношение:Сз прс 1,1-2) В где С, - емкость затвора ИНОП-транзистора;С - емкость узла хранения поутенциала,"- напряжение программирования,Конструкция адресного формирователи, используемого как для записи,так и для считывания, может иметьили отдельные транзисторы записи исчитывания информации, или в простейшем случае один общий ИДП-транзистор, выполняющий обе функции,На фиг. 1 представлены ячейкипамяти по первому и второму вариантамф на фиг. 2 - то же, принциниальная электрическая схема на фиг. 3...

Номер патента: 1163356

Опубликовано: 23.06.1985

Авторы: Прокопенко, Сидоренко, Тальнова, Хцынский

МПК: G11C 11/40

Метки: памяти, элемент

...транзистор 13 остается в исходном состоянии, т.е. в состояпии низкопорогового напряжения, что соответствует хранению истинного сигнала. При этом пятый нагруэочный транзистор 5 закрыт, так как на его истоке высокий потенциалТеперь на адресную шину 16 прямого сигнала поступает ложный сигнал, т.е, потенциал "Лог, 0". Так как .на шину 15 записи подается напряжение программирования, то первый ключевой транзистор 6 закрывается и на его стоке устанавливается высокий потенциал, который, поступая на затвор управляющего транзистора 12, открывает его и через открытые зарядный транзистор 11, управляющий транзистор 12 протекает ток записи запоминающего транзистора, так как на затворе запоминающего транзистора 13 по-прежнему через открытый...

Номер патента: 1164787

Опубликовано: 30.06.1985

Авторы: Братов, Кравченко, Старосельский, Суэтинов

МПК: G11C 11/40

Метки: варианты, его, памяти, элемент

...нуля, не меняя потенциала другойразрядной шины. При этом отпирается переход затвор-сток соответствующего транзистора связи и проис"ходит опрокидьвание триггера. Еслисигнал выборки отсутствует, то обатранзистора связи 11 и 12 остаются 20закрытыми, а запись не происходит.Элемент памяти по второму варианту (фиг.2) содержит триггер натранзисторах 1 и 2, истоки которыхподключены к первому входу триггера 3, соединенному со словарнойшиной 4, а стоки - к прямому 5 иинверсному 6 выходам триггера соответственно, к которым подключенытакже затворы транзисторов 2 и 1 зОсоответственно, и объединенные затвор и исток нагрузочных нормальнооткрытых транзисторов 7 и 8 соответственно, подключенных стоками квторому входу триггера 9, соединен 35ному с...

Номер патента: 1169021

Опубликовано: 23.07.1985

Авторы: Кролевец, Невядомский, Стиканов, Чекалкин

МПК: G11C 11/40, G11C 7/00

Метки: записи, информации, мнсп-транзистор

...с энерОнезавнсимым хранением информа- Ц 1 И. 101 ь 0 изобрс:.ния является повышениеП 1,СНЦ)СТП э 1 ПИ 1 ИНфОРМЯЦИИ. НЯ ф 1,. 1 представлены зависимости тока иОка я МНОП-транзистора и н)С): - ни;шин информации 1 э нри фиксир )и - НЫХ З 1 ЯЧЕН 51 Х НЯГЭЯ 5 КЕНИЯ На ЗЯТ 600 И СТОК , ст И ТОКЯ В Ц.НИ СТОК стК )1 вяя 3 нри записи пнформацн 01,но и:1 вестнох у способу, кри Вя 0 - 01,131 х) предсгеехОх)м; на фиг. 2 - х ха лн)соба ЗЯПИ И 1 ПОРМЯЦИИ. ХЕ 10 060 ЗНЕ)1.,; К,", Л,н)Е " РОГ 50 1, 3111) Инан),г,- :35 зистор .), ток 5, 3 г 11,.: 4. и: 101 )д, Ож; 6:131 Ом ин кап.", г;,1 С, 1" );и) Об 01 и 11, неяе , к)111 м ОбПри записи информации одновременнос подачей управляющего напряжения назатвор 4 от устройства 1 (фиг. 2) в стоктранзистора 2...

Номер патента: 1171850

Опубликовано: 07.08.1985

Автор: Королев

МПК: G11C 11/40

Метки: памяти, элемент

...использовано при создании интегральных оперативных запоминающих устройств большой емкости.Цель изобретения - повышение помехоустойчивости ячейки памяти.На фиг. 1 представлена принципиальная схема ячейки памяти; на фиг. 2 ее структура с использованием диода Шоттки,Элемент ячейки памяти содержит диод 1, транзистор 2, тиристор 3, первую 4 (первая разрядная шин 3), вторую 5 (вторая разрядная шина) и третью 6 управляю. щие шины (адресная шина).Элемент памяти работает следующим образом.В режиме хранения между шинами 4 и 5 поддерживается напряжение, достаточное для бистабильного состояния. Потенциал шины 6 равен потенциалу шины 5, При этом диод 1 закрыт, так как при любом состоянии тиристора 3 потенциал его первой базы выше потенциала шины 5....

Номер патента: 1174987

Опубликовано: 23.08.1985

Автор: Панфилов

МПК: G11C 11/40

Метки: триггер

...Одни выводы резисторов 6 - 9 соединены с шиной 12 питания,эмиттер третьего транзистора 3 соединенс шиной 13 нулевого потенциала, а его коллектор является инверсным выходом 14О-триггера,Триггер работает следующим образом.Предположим, что на С-вход 10 поданонапряжение логической единицы 1.3, тогдадиод Шоттки 5 закрыт при любом значениипотенциала на входе триггера и ток черезнего не протекает, Если на 0-входе 11 триггера установлен потенциал логической единицы 13, то транзистор 1 находится в инверсном режиме и ток его коллектора втекает в базу транзистора 3 и является достаточным для насыщения транзистора 3,потенциал на коллекторе которого, т. е. наинверсном выходе топиггера, равен остаточному напряжению 13 . Потенциал...

Номер патента: 1179432

Опубликовано: 15.09.1985

Автор: Титов

МПК: G11C 11/40

Метки: памяти, ячейка

...к 25разрядным шинам 6 и 12,Ячейка памяти работает следующимобразом.В режиме хранения информации адресная шина 9 имеет потенциал нижепорогового напряжения транзисторов 7 и 8. Если сток транзистора 1 имеет низкий потенциал, который меньше по.рогового напряжения транзистора 2, а сток транзистора 2 имеет высокий потенциал, который больше порогового напряжения транзистора 1, то это состояние сохранится неограниченное время, если ток утечки закрытого транзистора меньше тока заряда, про 40 текающего через резисторы от разрядных шин. Когда ячейка памяти не выбрана, потенциалы разрядных шин поддерживаются равными высокому уровню, напримернапряжению питания, При об 45 ращении к ячейке памяти возможен случай, когда потенциалы разрядных шин 6 и...