G11C 11/40 — транзисторов

Номер патента: 399916

Опубликовано: 01.01.1973

МПК: G11C 11/40, G11C 17/00

Метки: poiici, ающего, гшс1и51иниги, запол1и, интегральная, ячсика

...фОца сос)о 1 и., 1 ДП-)рдизис 1 оров, выполцеццых ца плдсгипс 1 кремния ц-типа с кдр манами 2 р-тица. Обд трдцзистора имеют общий плавающий затвор 3, выполцециый, например, из поликрисгаллического крсмция и отделенный от плдс)ицы кремил диэлектрическим слоем 4 двуокиси кремния толщиной 500 -000 Л. Плдва)ощий затвор закрыт сверху илекот 5 диэлектрик), цапример пиролитическо) двуокисью кремиия.На шш(у 6 поддс)с: сигнал здписи и считы вдция. Сток ) кдиальцого )рдц.)ис)ора 7 сосдицеи с исо)(о 1 Ь г-кдц альогордзис Орд.Рассмотрим рдбо)у здпомццдющсй ячейкив схеме включен, и 1)сдстдвлеццой ца фиг. 2.В исходцом сос)о,)ции при нулевом заряде О ца плавд)огцем за)воре 3 обд трдзисгорд закрыты, по)еццпал ца выходе ячейки цсопределен, При подаче...

Номер патента: 402943

Опубликовано: 01.01.1973

МПК: G11C 11/40

Метки: 402943

...находятся высокие потенциалы,поступающие иа входы ячейки 1 Л разрешения перезаписи, и сиг 1 ал на выходе ячейкиИ разрешения, соответствующий единичному уровню, разрешает прохождение ситналов через промежуточные ячейки И-НЕ 5.В этом случае сигналы с выходов 1 Вых. 1и Вых. О) рабочего триггера 1 переписываются на триггер 2 памяти,При поступлении сигнала иа счетный вход(в данном случае сигнал подается низкимуровнем) обуславливается появление пулевого уровя на выходе ячейки И 7 разрешенияперезаписи, который запрещает прохождениесигналов чсрсз иромекуточные ячейкиИ-НЕ 5. Г 1 о окончании полного закрыванияпромежуточных ячеек И-НЕ 5, т.е, полногоотключения выходного триггера 1 от триггера2 памяти, на выходе ячейки И 6 разрешения счета...

Номер патента: 407392

Опубликовано: 01.01.1973

МПК: G11C 11/40

Метки: 407392

...лЮ 1 ство, содержащее 172 строк, выпо,нентрпггерах, адресные Изобретение относится к области вычислительной техники.Известны запоминающие устройства на статических МОП-триггерах, в которых разрядные шины подсоединены ко входам усилителей считывания и к выходам схем записи.Недостатком известных устройств является то, что после подачи разрядного импульса записи в результате воздействия его па вход усилителя считывания происходит забивание усилителя считывания и требуется значительное время для возврагцения последнего в нормальное состояние,С целью повышеш.я помехоустойчивости, в предлагаемом запоминающем устройстве в кажды столбец матрицы введена дополнительная разрядная шина, подключенная к выходам гг/2 триггеров столбца и к одному...

Номер патента: 409292

Опубликовано: 01.01.1973

Авторы: Кимарский, Пригула, Раисов

МПК: G11C 11/40

Метки: вптб, ш14ш11жу1

...и олнении.В режиме хранения информации входные разрядные шины 9 и 10 имегот низкий уровень сигнала, адресная шина 7 имеет потенциал больший, чем напряжение У,р. Напряжение на выходной разрядной шине 6 равно С 0 п,т,. Предположим, что 1 информации соответствует включенное состояние тир истора, а О - выключенное. Если в ячейке записана 1, то через тиристор 1, резистор 2 протекает ток. Транзисторы 3 и 4 заперты. Диод 5 также заперт, так как его анод и катод имеют одинаковые потенциалы. В режиме считывания информации на адресную шину 7 подается низкий потенциал, Напряжение на катоде тиристора понижается до потенциала земли, диод 5 отпирается, и на выходной шине 6 напряжение понижается до уровня прямого падения напряжения на диоде. При этом...

Номер патента: 409293

Опубликовано: 01.01.1973

МПК: G11C 11/40

Метки: памяти, ячейка

...ячейки на характеристики хранения информации.Для того, чтобы задний фронт сигнала на затворах управляющих транзисторов С/зе не был растянут после окончания входного сигнала выборки С/исч за счет большого сопротивления МДП-транзистора 10, на затвор этого транзистора (шина 12) подается импульс управляющего напряжения Е/ р длительностью тн амплитудой 0, дополнительно открывающий транзистор 10, обеспечивая тем самым необходимый задний фронт сигнала У . Это позволяет сохранить бызсч ехрстродействне ячейки практически таким же, что и у известного в режиме двухамплитудной выборки. Схема ячейки памяти показана на чертеже, где 1 - запоминающий элемент; 2 - управляющие транзисторы; 3 - адресная шина; 4 и 5 - информационные шины; 6 - шина...

Номер патента: 362351

Опубликовано: 01.01.1973

Авторы: Гор, Климашин, Комаров, Мансуров, Талибов, Филиппов, Якушев

МПК: G11C 11/40

Метки: счетный, триггер

...как закрывается схема И б, а схема И б закрыта сигналом 1 с выхода 2. На выходе 2 прямого триггера 8, сосостоящего из двух схем И 9 и 10 с прямым входом Д схемы ИЛИ 11 и выполняющего функцию Р=аб+вг, остается уровень 1, 5 так как открыта его схема И 10, на которую подается два сигнала 1 со входа 3 и выхода 2. Во время действия счетного импульса это состояние счетного триггера, при котором на его выходе 1 имеется О, а на выходе 10 2 - 1, сохраняется. После окончания входного импульса закрывается схема И 10, а схема И 9 закрыта нулевым уровнем с выхода 1 по прямому входу Д, в результате чего на выходе 2 формируется нулевой уровень.15 Таким образом, после первого счетного импульса счетный триггер переходит из состояния 1 и 0.Поступающий...

Номер патента: 371615

Опубликовано: 01.01.1973

Авторы: Борисов, Поспелов

МПК: G11C 11/40

Метки: памяти, элемент

...электрод б.5 Элемент паьмяти работает следующим образом,При подаче постоянного напряжения на управляющий электрод б оно распределяетсямежду пленками 4,и б пропорционально их10 сопротивлениям. Так как поляризация диэлектрика пленки 4 обладает пороговым свойством, то сопротивления пленок 4 и б подбирают так, чтобы без освещения поляризация и,следовательно, запись не происходили.15 При освещении пленки б через полупрозрачный электрод б его сопротивление резко падает и все поданное на управляющий электрод напряжение оказывается птриложено к 20 пленке 4, вызывая ее поляризацию, т, е.запись; освещение при другой полярности поданного напряжения приводит к стиранию информации. Например, пленка из ЯзИ 4 толщионой 500 А,и...

Номер патента: 373770

Опубликовано: 01.01.1973

Авторы: Беленький, Берлинков

МПК: G11C 11/40

Метки: •библиотекл

...значения.Хранение информации, записанной в ячейке памяти, осуществляется за счет импульсов 20 питания (см. фиг. 2).Пусть на конденсаторе 12 был записан уровень 1 (что соответствует высокому по абсолютной величине отрицательному напряжению). Тогда импульс питания, поступающий 25 на шину 7, не меняет низкого уровня напряжения на конденсаторе 13, так как транзистор 1 открыт и коэффициент передачи делителя, образованного конденсаторами б и 13 и сопротивлением открытого транзистора 1, шунтиру ющего конденсатор 13, близок к нулю. ПриЗаказ 1440/13 Изд.1306 Тираж 576 ПодписноеЦНИИПИ Комитета по делам изобретений и открытий при Совете Министров СССРМосква, Ж, Раушскан наб., д. 4/5 пунова, 2 Типографи поступлении импульса на шину 8 фронт...

Номер патента: 378956

Опубликовано: 01.01.1973

Авторы: Гор, Ильинский, Мансуров, Филатов, Якушев

МПК: G11C 11/40

Метки: всесс, г-5-amp, гина, ийлио, оанаяат11йу

...входа триггера,На чертеже изображена принципиальная схема однофазного триггера.Триггер содержит схемы И, выполненные на транзисторах 1 и 2, многоэмиттерный тран зистор 3 и выходной усилитель, выполненный на транзисторах 4, 5, б. Выход триггера соединен с базой транзистора 1, эмиттер которого подключен к шине тактового входа триггера и к базе транзистора 2, а эмнттер тран зистора 2 подсоединен к шине информационного входа триггера.Если на тактовый и инфорды триггера подать уровни лтранзистор 1 открывается, а т 0 б закрываются, и на выходе триггера устанавливается уровень логической единицы.Если на тактовый вход триггера подать уровень логической единицы, а на информационный вход - уровень логического нуля, то открывается транзистор 2, а...

Номер патента: 410459

Опубликовано: 05.01.1974

МПК: G11C 11/40

Метки: 410459

...ячейки памяти.Ячейка, памяти содержит тиристоры 1 и 2 с перекрестными связями между р- и и-базами и связанными анодами. Между общей точкой тиристоров и плюсовой шиной питания включен высокоомный резистор 3, обеспечивающий режим хранения. Форсирующий ключ 4 на двухэмиттерном транзисторе через резисторы 5 и 6 подключен эмиттерами к и- базам тиристоров 1 и 2. Эмиттеры тиристоров 1 и 2 подключены к шинам записи и считывания.Ячейка ламяти работает следующим образом.410459 Предмет изобретения Составитель Р, Яворовская актор Т. Орловская Текред Е. Борисова Корректор 3, ТарасоТираж 591овета Министроткрытийнаб., 4/5 Изд Ло 355осударственного комитетапо делам изобретений и Москва, Ж, Раушска каз 1049/12ЦНИИП ПодписноеСССР пография, пр....

Номер патента: 416754

Опубликовано: 25.02.1974

МПК: G11C 11/40

Метки: 416754

...взводнтся, подготавливаясь для формирования очередного импульса, Длительность этого импульса определястл 1 суммарной задержкой в петле задержанной обратной связи. Суммарная задержка от момента СЕ, включенная ТИ, до момента 12 оЕ(ончания импульса определяется тремя элемсн. тами - 5, 7 - 6 и снова 5 - по каналу, каждый нз которых вносит задержку , (обусловленную перезарядом емкостей коллекторного и эместтерного переходов); следовательно, = ЗзДлительность переходного процссса в тршгере формируется из задержек, вносимых элементами 5, 3 и 1 - 2, т.е. 1)Зсз. Знак неравенства объясняется тем, что бистабильная ячейка 1, 2, нагруженная на две внутренние и, по меньшей мере, на одну внешнюю нагрузку, дает задержку, большую по величине,...

Номер патента: 417843

Опубликовано: 28.02.1974

МПК: G11C 11/40

Метки: 417843

...приближаются к нулевому значению тока стока.При достаточно большом обратном смещении подложки активная проводимость между стоком и истоком мала, и прибор находится в закрытом состоянии. При приложении к подложке нулевого потенциала или прямого смещения активная проводимость резко возрастает, и прибор переходит в открытое состояние.Таким образом осуществляется управление запоминающим элементом по подложке.П р и м е р. Работа с управлением по подложке запоминающего элемента, выполненного на МОП-приборах с индуцировапным р-каналом. Схема такого запоминающего элемента представлена на чертеже.Транзисторы 1 и 2 образуют собственно триггер, транзисторы 3 и 4 служат в качестве сопро ивлсний нагрузки; подложка электрически изолирована от схемы...

Номер патента: 419983

Опубликовано: 15.03.1974

Авторы: Чичерин, Шевкопл

МПК: G11C 11/40, H03K 3/286

Метки: многоканальный, резервированный, триггер

...цо каждому каналу (на их входы поданы инверсные управляющие сигналы).Триггер 1 канала состоит из элементов 25,26, 22; 10, 13; 1, 2. Клеммы 31 - 36 и 7 являются соответственно входными и выходными о клеммами триггера 1 канала.25 зо 35 Триггер 11 канала состоит из элементов 27, 28, 23; 11, 14; 3, 4. Клеммы 37 - 42 и 8 являются соответственно входными и выходными клеммами триггера 11 канала.Триггер 111 канала состоит из элементов 29, 30, 24; 12, 15; 5, 6. Клеммы 43 - 48 и 9 являются соответственно входными и выходными клеммами триггера 111 канала.Резервированный триггер работаег следующим образом,В режиме хранения информации (при исправной схеме) сигналы в точках 16, 17 и 18 равны единице, а на выходах ТЛЭ 22, 23, 24 - нулю, так как...

Номер патента: 421045

Опубликовано: 25.03.1974

Авторы: Воронцов, Грызлов, Доценко, Изобретени

МПК: G11C 11/40

Метки: запоминающее, мдп-транзисторах

...с насыщенными транзисторными ключами 9, выходы которых подключены к входам дифференциальных усилителей 4 через базовые резисторы 10.Устройство работает следующим образом.Формирователь сипалог, выборки 2 в режиме записи формирует на словарных шинах импульсы напряжения перепадом от +6 в до - 6 - 8 ь, а формирователь 6, включаемый сигналом со схемы управления 3 создает ца разрядных шина.; импульсы положительной полярности +6 в при записи 1 или нулевой потенциал при записи О - в соответствии с записанным колом. Сигналы записи 1 подаются через олин из диодов 5 на разрядную шину, а следовательно, и на первый вход усц лцтеля 4 и через другой диод - на второй его вход. При этом персгрузкц усилителя 4 не421045 3 11 рсдмст изобретения Жюлю...

Номер патента: 421046

Опубликовано: 25.03.1974

Автор: Спиридонов

МПК: G11C 11/40

Метки: резервированный, триггер

...автоматике и,вы. числительной технике и может быть использовано в устройствах дискретного действия,Известен резервированный триггер, содержащий мажоритарный элемент, резервные триггеры, инверторысхемы И и ИЛИ.Целью,изобретегоия являепся упрощение резервированного тритгвра,Это достигается тем, что в нем,пороговый элемент:включен в каждом резервном триггере между выходом единичного и входом нулевого плеча.На чертеже, изображена функциональная схема предлагаемого триггера (например, при использовании в качестве порогового элемента мажоритарного элемента два из трех). Резервированный триггер сод вый (мажоритарный) элемент и,нулевые 3 плечи резервных т стоящие, яапример, )из инвертор 6 и установочных входов 7. ом триггере 4 выход нуле....

Номер патента: 422042

Опубликовано: 30.03.1974

МПК: G11C 11/40

Метки: 422042

...к шине 15 выборки, а истоки - к разрядным шинам 16, 17 столбца, Схема 5 регенерации информации выполнена на МДПгранзисторах 18, 19, затворы которых объеди 10 иены и подклочены и шине 20 сигнала подготовки, стоки объединены, а истоки подсоединены к разрядным шинам 16, 17 столбца.Рассмотрим работу накопителя ия примере,когда выбирается ячейка 1.1 В начале цикла записи или считывания ияшину 20 поступает сигнал подготовки (фиг, 21,который открывает транзисторы схем регеиеции. 111 ииы 16 и 17 заряжаются до иапряксиия С/. По окачяиии заряда этик иип ия ши 2 О ны 15 и 21 подается сигнал выборки, которыйоткрывает транзисторы 7, 8, 1 Л, 14 и обеспечивает возможность записи или считывания информации из ячейки,Транзистор )с.с открывается,...

Номер патента: 422043

Опубликовано: 30.03.1974

МПК: G11C 11/40

Метки: 422043

...ПцтДЦИЯ. 3)ИТТЕР 11 11 ЛРс С ИЫХ тРДЦ- зисторов 5, 6 св 51 з 11 ц с выхолдмц схемы,Работает црслложсшюс устройство слслую цсим Обрязом.В л 1000.с из лвмх с Ост 051 ц пи Гр ц ГГсрцоц 51 сики памяти в кажлом плече ОЛПП цз трдцзисторов закрыт (одно плечо - транзисторы 1, 1, второе - транзисторы 2,1).Пусть в исхол 1 юм состоянии транзистор 2 нагрузки и усцлцтсльшяй транзистор ) здкрыты, а аналогичцыс транзисторы 1, 1 в других плечах открыты, что соответствует хрансццк) логической 1. В этом состояшш ток проходит только через открытые транзисторы 1, 4 и дополнительный диод 7, включенный в обратном направлении, поэтому обцсий ток через ячейку очень мал,Заказ 5591 Изд.1428 Тираж 591 Подписное ЦНИИПИ Государственного комитета Совета...

Номер патента: 441591

Опубликовано: 30.08.1974

Авторы: Мальцев, Поспелов, Трутнев, Чунихин

МПК: G11C 11/40

Метки: запоминающегося, матрица, твердотельная, устройства

...может быть использовано в вычислительной технике и устройствах автоматики.Известна матрица для запоминающего устройства, содержащая МДП-транзисторы с изменяемым порогом включения, которые по строкам затворами подключены к управляющим шинам, а по столбцам объединены между собой двумя или более шинами. Последнее обстоятельство приводит к усложнению кон струкции матрицы и требует для ее управления источников положительных и отрицательных сигналов.Цель изобретения - упрощение конструкции матрицы. 1Это достигается тем, что в каждом столбце сток предыдущего транзистора соединен с истоком последующего, при этом исток первого транзистора каждого столбца подключен к шине питания, а сток последнего - к шине 2 считывания. На фиг. 1 показана...

Номер патента: 444244

Опубликовано: 25.09.1974

Авторы: Аракчеева, Прушинский, Пуппинь, Савлук, Удовик, Филиппов

МПК: G11C 11/40

Метки: памяти, ячейка

...хранения информации. Переключающие транзисторы р - и - р типа 5 и 6 в этом режиме закрыты и 15 не влияют на работу схемы.Пусть перед считыванием информации двухэмиттерный транзистор 1 был насыщен. При подаче положительного импульса считывания - записи на числовую шину 7 открывает ся транзистор 5, так как база его оказывается подключенной к насыщенному транзистору 1, Эмиттерный ток насыщенного транзистора 1 резко увеличивается, что обеспечивает резкое повышение напряжения на разрядной 25 шине 8 и быстрое включение усилителя считывания 12. При этом за счет коллекторного тока транзистора 5 обеспечивается увеличение тока базы транзистора 1, необходимое для поддержания его в насыщенном состоянии, ЗО так как коллектор ного тока нагруз очного...

Номер патента: 444245

Опубликовано: 25.09.1974

Авторы: Аракчеева, Прушинский, Савлук, Удовик, Филиппов

МПК: G11C 11/40

Метки: памяти, ячейка

...3, так как на разрядный эмиттер 5 этого транзистора подается низкий уровень потенциала. Транзистор 3 насыщается и током эмиттера обратной связи 9 закрывает транзистор 4. Схема переключалась в другое состояние, После записи информации напряжение на шине питания уменьшается, ток насыщенного транзистора 3 переключает. ся в эмиттер 7 хранения и в резистор 11 а ячейка переходит в режим хранения информации уже в новом состоянии.Ток в режиме хранения информации может быть на несколько порядков меньше тока, включающего усилитель считывания информации и тока, переключающего ячейку в другое состояние в момент записи информации, чем обеспечивается малая потребляемая мощность. В то же время в схеме предусмотрен высокий уровень токов в режимах...

Номер патента: 450230

Опубликовано: 15.11.1974

Автор: Тэнк

МПК: G11C 11/40

Метки: запоминающий, мдп, транзисторах, элемент

...считывания и регенерации числовую шину 5 необходимо раз. рядить до пулевого потенциала,Режим считывания. Адрссна на записи 6 подключается к нулевому и а. Баиковеменова корректор Н. Ау едакто Подписио Тираж 591тета Согета Министров ССС1 ий и открытийская наб д, 4/5 аказ 790,2 Типография, пр. Сапунова лу, а на адресную шину считывания 7 подается высокий (по абсолютной величине) готенциал. Если в ЗЭ хранится единица (конденсатор 4 заряжен), то информационный транзистор 2 открыт, и потенциал узла 8 становится равным потенциалу адресной шинысчитывания 7. Далее через открытый транзистор 3 высокий потенциал передается начисловую шину 5, заряжая паразитную емкость 9 числовой шины, Если в ЗЭ хранился 10логический нуль (конденсатор 4 не...

Номер патента: 458035

Опубликовано: 25.01.1975

Автор: Трайто

МПК: G11C 11/40

Метки: блок, выборкой, запоминающего, информации, управвления, устройства

...нулевого потенциала 4, а база соединена с коллектором первого транзистора 1.Блок управления выборкой информации из ЗУ работает следующим образом,Возможны два режима работы: хранение информации (слово не выбрано) и обращение (запись или чтение информации в накопителе).В режиме хранения информации напряжение на входе блока управления равно нулю. Транзистор 1 закрыт, а транзистор 5 открыт. Источники питания 3 и б обеспечивают требуемое напряжение в линии слова, необходимое для хранения информации в ячейках запоминающего устройства. В режиме обращения на входе транзистора 1 появляется положительный сигнал, транзистор открывается и переходит в режим насыщения, напряжение на его коллекторе становится близким к нулю. Транзистор 5 закрывается....

Номер патента: 458036

Опубликовано: 25.01.1975

Авторы: Мальцев, Нагин, Поспелов

МПК: G11C 11/40

Метки: запоминающее, интегральное, мдп, транзисторах

...1, дешифратора строк 2, дешифратора столбцов 3, ячейки матрицы накопителя 4, запоми нающего МДП-транзпстора с изменяемым пороговым напряжением 5, нагрузочного МДП-транзистора 6, активного МДП-транАЮЩЕЕ УСТРОЙСТВОСТОРАХ зистора 7, шины питания 8, управляющих шин 9, МДП-транзистора 10, выходной шины ЗУ 11, выходной шины дешифратора строк 12 и выходной шины дешифратора столбцов 13.Для записи необходимого массива информации все запоминающие МДП-транзисторы 5 с изменяемым пороговым напряжением предварительно переводят в одно состояние (стирание). Для этого на шину 9 подают напряжение стирания, а шины 8 и 11 заземляют. Затем избирательно МДП-транзисторы 5 переводят в другое состояние. Для этого на шину 9 подают напряжение записи Еэ,...

Номер патента: 478361

Опубликовано: 25.07.1975

Автор: Караханьян

МПК: G11C 11/40

Метки: динамическая, мдп, транзисторах, ячейка

...представляющего собой открытое плечо ячейки, приравняем выражение5 05для вольт-амперной характеристики нагруэочного транзистора 5 к выражению;1 К, (,)вх ОО 1 ОВЦ)представляющему собой вольт-амперную характеристику информационно о транзистора 1 (точка пересечения кривых а и в на фиг, 3) Е, Е 0 О нормированноеЕИ 5 гииично о зиачеияо. чил"Вых 3редмет изобрете ни я, аб Пинал еская ячейка памяти иа ЛОЕ 1-транзисторах, содержащая ифорл 1 а.иииые транзисторы с индуцированным каналол 1, соединенные НО схеме триггера, эаиолшнаюцие конденсаторы, включенные между 60 затВоромистоком каже 10 го инфорлацоигде К , К, - удельные крутизны и иорооные напряжения транзисторов 1 и 5 соот-. иетственно, Ц , О - напряжение наВЫХ ВХсОке и зВоре рсиЗисгора...

Номер патента: 479153

Опубликовано: 30.07.1975

Авторы: Мальцев, Нагин, Поспелов, Чернышев

МПК: G11C 11/40

Метки: запоминающее, интегральное

...матрицы переходйт в логическое состояние 1, Выборочную запись, например, в транзистор 1 матрицы осуществляют следующим образом. Выводы 32, 48, 53 шин и подложки заземляют, на выходы 18 и 50 и шины 37, 47 и 31 подают положительное напряжение /. Кна шину 42 - отрицательное напряжение, обеспечивающее отпирание транзисторов 38 - 41. На входы Уь У У 2, У 2 и Хь Х 2, Х 2, Х дешифраторов подают код адреса МДП-транзистора 1, так что в дешифраторе столбцов (в дешифраторе строк - аналогично) транзисторы 23 и 24 закрыты, а хотя бы один в каждой из пар транзисторов 25 - 26, 27 - 28, 29 - 30 открыт. Таким образом выбранный столбец матрицы, т. е. его истоковая и стоковая шины, оказываются изолированным от заземленного вывода шины 32, а...

Номер патента: 481941

Опубликовано: 25.08.1975

Авторы: Березин, Маковий, Онищенко, Петров, Федоров, Шагурин

МПК: G11C 11/40

Метки: интегральный, памяти, элемент

...с продоль и двух и-р-и транзисторовПервый р-и-р транэпст эмиттером к адресной ши первой разрядной шине 3, к первой узловой точке 4 транзистор 5 подключен э адресной шине 2, базойрядной шине 6, коллектор узловой точке 7. Один и. 8 подключен эмиттером к481941 20 СоставительОн щедактор О,Степина рекред Н ан ва Корректор аказ Зозд. М ЯИИП осударственного комитетапо делам изобретений и Москва, 113035, Раушск овета Мтир ытийнаб 4 Предприятие Патент, Москва, Г.Б 9, Ьерекковскаи наб., 24 рядной шине Э, базой - к первой узловойточке 4, коллектором - ко второй узло",вой точке 7. Другой и-р-п транзистор9 подключен эмиттером ко второй.разрядной шине 6, базой - ко второй узловой точке 7, коллектором - к первойузловой точке 4,В режиме хранения на...

Номер патента: 483710

Опубликовано: 05.09.1975

Авторы: Баринов, Контарев, Крамаренко, Мошкин, Орликовский

МПК: G11C 11/40

Метки: памяти, ячейка

...диффузионными областями, Такая ячейка памяти изготовляется в одном изолированном кармане в эпитаксиальной пленке п-типа со скрытым сильно легированным и+-слоем, расположенной на подложке р-типа проводимости, В эпитаксиальной пленке созданы базовые и инжектирующая области р-типа, причем каждая базовая область содержит по две коллекторные области. Скрытый п+-слой расположен под всей структурой и служит сильно легированным эмиттером п - р - п-транзисторов, которые в этом случае работают в инверсном режиме. Низкая помехоустойчивость известной структуры обусловлена наличием больших паразитных токов в разрядных шинах,Целью изобретения является разработка структуры ячейки памяти, совмещающей триггерные транзисторы с высокими инверсными...

Номер патента: 486371

Опубликовано: 30.09.1975

Авторы: Бланк, Зарубин, Леонтьев

МПК: G11C 11/40, G11C 7/00

Метки: записи, накопителя, считывания

...для записи и считывания информации с накопителя на МОП-структурах ъгожет быть реализовано на интегральных микросхемах,Устройство для записи и считывания с накопителя работает следующим образом.В исходном состоянии на всех направляющих входах (Вх, и Вх) наблюдается положительный потенциал. Коллектор транзистора 5 имеет положительный потенциал, поэтому транзистор 6 открыт. У коллектора транзистора 9 также положительный потенциал, вследствие этого транзистор 11 открыт, и отрицательный потенциал на его коллекторе способствует закрытию транзистора 7. На разрядной шине накопителя в этом случае потенциал приблизительно равен нулю.Для записи в накопитель логической 1 на вход Вх подается отрицательный сигнал записи логической 1. Потенциал на...

Номер патента: 486376

Опубликовано: 30.09.1975

Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Шагивалеев, Щетинин

МПК: G11C 11/40

Метки: памяти, ячейка

...и 8запрещающий, С подачеЧ 10 па один из вкодов 11, 12 адресцого сигналасчитывания ца информационных шццак 2, 3 появляется соотвсгсгвующцй слцццчному значению сигнал. При поступлении адресного сигнала считывания па вкод 10 элемента 4 15 информация в шццс 1 устанавливается толькопри наличии строоирующего сигнала на входе 9. В случае подачи на вход 14 адресного сигнала считывания в шине 2 образуется инверсное значение кол, хранящегося в триггере 16.20 Информационные шины 1, 2, 3 могут обьслипяться с аналогичными шинами другцк ячсск системы.Иа входы 17, 18 ц 20 подаются адресныесигналы записи, ца вкоды 19 ц 21 -- стробиру ющие сигналы за 1 иси. Г 1 ри подаче, например,на вход 17 адресного сигнала записи сигнал с шины 1, соответствующий...

Номер патента: 487420

Опубликовано: 05.10.1975

Авторы: Волчек, Диго, Егоров, Ханов

МПК: G11C 11/40

Метки: запоминающее

...на выходе усилителя меньше, чем на выходе формирователя 10).При подаче с формирователя 8 разрядного импульса 13 потенциал 14 на входе усилителя и потенциал 15 на выходе усилителя возрастает на величину разрядного импульса. При этом диод 7 закрывается, а в ячейку памяти записывается единичная информация.По окончании разрядного импульса 13 изза остаточного напряжения на емкости 4 усилитель стремится войти в режим насыщения. Однако он защищен диодами б и , а диод 5 закрыт, На выходе усилителя появляется импульс 16.Усилитель, охваченный нелинейными обратными связями, может рассматриваться как релейная следящая система. Известно, что при резких изменениях режима в таких системах возможно возникновение колебаний. В данном случае это...