G11C 11/40 — транзисторов

Номер патента: 538424

Опубликовано: 05.12.1976

Авторы: Волчек, Диго, Егоров, Макаева

МПК: G11C 11/40

Метки: запоминающее

...ши.нам 5, и ограничители напряжения б, через которыеадресные формирователи считывания подсоединены к общим шинам 7 числовых блоков накопителя 8.Устройство работает следующим образом.В режиме на выходах всех адресных формирователей 1 - 3, а, следовательно, и на числовых шинах 5 поддерживается высокий положительный потенциал, обеспечивающий хранение информации вчисловых блоках 8, а на выходе ограничителейнапряжения 6 - нулевой уровень.В режиме записи срабатывает один из формирователей записи 1 и один из формирователейзаписи - Исчитывания 3, От воздействия этих сигналов навыбранной шине 5 устанавливается отрицательныйпотенциал д, обеспечивающий запись информации вячейки памяти при номинальном напряжении питания. 20В режиме считывания...

Номер патента: 541197

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...информации определяется выбираемой адресной шиной. При записи логического О потенциал, соответствующий уровню логического О, подается на адресную шину нуля 11, при записи 1 - на адресную шину единицы 12, что приводит к запиранию одного из коммутирующих транзисторов 7, 8 и отпиранию одного из управляющих транзисторов 5, 6. Поскольку в плече триггера, к которому подключен открытый управляющий транзистор, при записи противоположного кода переключающий транзистор триггера и коммутирующий транзистор закрыты, то на удельную крутизну (размер) управляющего транзистора не накладываются ограничения и запись информации производится так же, как и в динамических ячейках памяти: путем заряда узловой емкости в плече триггера через управляющий...

Номер патента: 541198

Опубликовано: 30.12.1976

Авторы: Байков, Ваградов, Герасимов, Гусаков, Кармазинский, Можаев

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...11, шину питания 12, разрядные шины 13, 14 и адресную шину 15.Ячейка памяти работает в рекимах хранения, считывания и записи информации.В режиме хранения потенциалы на разрядных шинах 13 и 14 соответствуют уровню логического О. На адресной шине потенциал соответствует уровню логической 1. Управляющие транзисторы 5 и 6 и дополнительные коммутирующие транзисторы 9 и 10 закрыты, коммутирующие транзисторы у и О открыты.Ы режиме считывания потенциалы на разрядных шинах не изменяются и соответствуют уровню логического 0, На адресную шину подается разрешающий сигнал, соответствующий уровню логического О. Управляющие транзисторы 5 и Ь открыты, все коммутирующие транзисторы 7 - 10 закрыты. Через управляющий транзистор, подключенный к...

Номер патента: 545007

Опубликовано: 30.01.1977

Авторы: Домнин, Петров, Тонких, Федоров

МПК: G11C 11/40

Метки: памяти, ячейка

...2, с базой транзистора б.Второе кольцо, симметричное первому, состоит из соединенных между собой коллектора транзистора 5 и второго эмиттера транзистора 2 с базой транзистора 1 и первого эмиттера транзистора 1 с базой транзистора 5 и катодом прямосмещенного диода 3,При повышении потенциала базы транзистора 2 потенциалы эмиттеров этого же трачзистора понижаются, в результате повышается ток через диод 4, и следовательно, ток базы и коллектора транзистора б. Повышение тока коллектора транзистора б ведет к увеличению тока базы транзистора 2, т. е. еще к большему повышению потенциала базы транзистора 2. Весь процесс происходит в активном режиме до значений коэффициента усиления,по кольцу обратной связи, равного единице, Потенциал первого...

Номер патента: 546935

Опубликовано: 15.02.1977

Авторы: Аваев, Наумов

МПК: G11C 11/40

Метки: памяти, ячейка

...входные транзисторы 5 и б, на базе которых с разрядных шин Уь У, подаются сигналы записи, транзистор 7, служащий для вывода информации при считывании, р-п-р-транзистор 8, управляющий режимом работы (выборка или хранение) и и-р-гг-транзистор 9, задающий ток питания в базы всех п-р-гг-транзисторов.В режиме хранения на базу транзистора 8 подается сигнал логической единицы (ток в шине Х равен О), транзистор 9 - включен, а транзисторы 3, 4 и 7 - закрыты. Сигналы с шин У, и 12 не могут пройти на базы транзисторов (1 и 2, и триггер на этих транзисторах хранит информацшо. В свою очередь сигнал с выхода триггера не может пройти на шину У так как транзистор закрыт.В режиме выборки на базу транзистора 8 через шину Х подается сигнал логического...

Номер патента: 554559

Опубликовано: 15.04.1977

Авторы: Волкогон, Молчанов, Ситников, Утяков

МПК: G11C 11/40

Метки: памяти, ячейка

...7, Источник тактовых сигналов соединен с разрядами 2, 3, 4 и 5 регистра через20 клемму 8,В первый разряд 2 предварительно обнуленного регистра записывается единица,временное положение которой относительноспорных импульсов соответствует записыва 25 емому числу (см, фиг. 2, положение О).При поступлснии через клемму 8 тактируютцих импульсов единица из первого разряда 2 сдвигается во второй разряд 3, затем извторого разряда 3 - в третий 4 (см. фиг. 2,ЗО положения 1 и 2). В следующем такте554559 Формула изобретения Фи Составитель В. Гордонова дактор Л, Тюрина Техред А, Камышникова Корректор А, НиколаевТираж 735вета Министров Сткрытийя наб д. 4/5 Изд.392Государственного комитета Спо делам изобретений н13035, Москва, Ж, Раушск Подписи оР...

Номер патента: 561221

Опубликовано: 05.06.1977

Авторы: Маковий, Никишин, Петров

МПК: G11C 11/40

Метки: запоминающий, элемент

...с шинами записл 7И 8. Второй коллектор транзистора 1 соединен сбазой транзистора считывания 9 и с коллекторомуправля 1 о 1 цега транзистора 10,Точка соединения коллектора тпанзистара 5 нбазы транзистора 3 падкл 1 очены к коллектору разрешающего транзистора 11, а тачка соединения кал.лектора трацзистара 6 и база транзистора 4 - кколлектору разреша 1 ащега транзистора 12. Базытранзисторов 10, 11 и 12 цадкл 1 ачены к янфарма.цианнбй шине 13, Коллектор транзистора 9 соединен с цп 1 цой счцтывания 14,Положительные пал 1 осы ястачш 1 кав така 15,16, 17, 18, 19, 20, 21 и 22 Включены В базытранзисторов 1, 2, 34, 5, 6, 9 я 11 соответственна,Отрицателы 111 е пал 1 асы упомянутых источников та. жет служить инжектором, паэ 1 аму за 11 амцнающцй...

Номер патента: 562866

Опубликовано: 25.06.1977

Авторы: Кузовлев, Прошенко, Федонин

МПК: G11C 11/40

Метки: запоминающий, элемент

...коллектор-эмиттер насыщенного р - п - р транзистора,Коллекторный ток р - п - р транзисторов 1 и 2 является базовым током п - р - и транзисторов 3 и 4, соответственно, работающих в инверсном включении.Благодаря наличию перекрестных связей между транзисторами 3 и.4 н при условии идентичности р - п - р транзисторов 1 и 2 базовые и коллекторные токи п - р - п транзисторов 3 и 4 равны между собой и, при условии, что инверсный коэффициент усиления транзисторов 3 и 4 нн,)1, транзисторы 3 н 4 образуют бистабильную триггерную ячейку, в которой один из транзисторов будет открыт, например, транзистор 3, а другой - транзистор 4 - закрыт. На базе открыгого транзистора 3 поддерживается высокий уровень равный 0 адр. ш - Укн, а на базе...

Номер патента: 566268

Опубликовано: 25.07.1977

Авторы: Аваев, Демин, Дулин, Наумов

МПК: G11C 11/40

Метки: интегральная, памяти, ячейка

...большой ток, благодаря чему возрастает ф ток питания в цепи баз всех л-р-И- тран. зисторов всех ячеек одного слова, в то время как в других словах травзисторы 3-6 по-прежнему выключеныа в транзисторы 1 и 2 поступает тот же 26 малый ток, что и в режиме хранения. В режиме записи на обоих шинах У,У устанавливается либо сигнал логического 0 (напряжение, близкое к 0), либо сигнал логической 1(ток к 30 шине равен О) . Этот сигнал записывается в триггер и появляется на коллекторе первого и-р-и- транзистора.В режиме считывания на шине У устанав. ливается уровень логического "О , а шина У подключается к входу усилителя считывания. Сигнал на шине У 1 определяется состоянием триггера. Если первыйр- транэиотор включен, то на шине ф появляется,...

Номер патента: 570920

Опубликовано: 30.08.1977

Авторы: Кролевец, Невядомский

МПК: G11C 11/40

Метки: запоминающее, информации, перезаписью

...запрещая запись 1.В ЗУ в режиме записи шина 14 отключается от источника импульсного питания и заземляется, на вход 8 подаются тактовые импульсы 1 с периодом, превышающим длительность отрицательных импульсов записи на величину длительности тактового импульса. Одновременно с импульсами записи, подключаемыми к выбранной адресной шине 5 накопителя 3, на входы блока выборки в двоичном коде поступает записываемое чисчо. Если в столбец записывается 1, то транзистор 13 отпирается, на конденсаторе 18 устанавливается нулевой потенциал, транзистор 11 запирается и блок 10 запрета записи переводится в выключенное состояние, Узловой 25 30 35 40 45 50 55 60 65 конденсатор 16 после подачи на вход 8 так. тового импульса разряжается до потенциала...

Номер патента: 570921

Опубликовано: 30.08.1977

Авторы: Кузовлев, Прошенко, Федонин

МПК: G11C 11/40

Метки: запоминающий, элемент

...- п - р-транзистора,Коллекторный ток р - п - р-транзисторов 1 и 2 является базовым током п - р - д-транзисторов 3 и 4 соответственно, работающих в инверсном включении.Благодаря наличию перекрестных связей между транзисторами 3 и 4 и при условии идентичности п - р - и-транзисторов 1 и 2 ба. зовые и коллекторные тока и - р - гг-транзисторов 3 и 4 равны между собой, если инверсный коэффициент усиления транзисторов 3 и 4 и Вннн)1, транзисторы 3 и 4 ооразуют бистабильную триггерную ячейку, в которой один из транзисторов открыт, например транзистор 3, а другой - транзистор 4 - закрыт.На базе открытого транзистора 3 поддерживается высокий уровень, равный Усл , - Уин, а на базе транзистора 4 - низкий, равныйУсл,ш - У, - У. где сгнн - напряжение...

Номер патента: 582528

Опубликовано: 30.11.1977

Авторы: Жемейцев, Кабанов, Щучкин

МПК: G11C 11/40

Метки: запоминающее

...шинах 12, 13 напряжение равно напряжению питания.При считывании выходы блока 2 отключаются от накопителя 1. На вывод 14 подается высокое напряжение, транзистор 9 открывается и шина 12 разряжается через транзисторы 9 и 10 до напряжения несколько большего, чем напряжение переброса входного инвертора (на чсртеже пе показан) блока 7. Затем напряжение на вьводе 14 уменьшается до нуля, транзистор 9 закрывается и блок 8 отключается от шины 12. На одном из выходов дсшифратора 4 и на одном из выодов дешифратора 5 устанавливается напряжение питания, В результате в накопителе 1 выбирается только одна ячейка памяти, которая через ключи 3 подключается к шипам 12, 13. В зависимости от хранимой информации в выбранной ячейке - О или 1, напряжение на...

Номер патента: 588560

Опубликовано: 15.01.1978

Авторы: Журавский, Селигей, Тростянецкий

МПК: G11C 11/40

Метки: запоминающее

...8 выполнены на транзисторах, коллекторы которых подключены к началам, а эмиттеры - к концам адресных проводов 2. Базы транзисторов ключей 8 подключены к выходам дешифратора 9.Запоминающее устройство работает следующим образом.При выборе одного из адресных проводов 2 на координатные шины 4, 5, в месте пересечения которых находится выбранный адресный провод 2, с выходов дешифраторов 6, 7 поступают положительный и отрицательный сигналы выборки соответственно. 1-1 а остальных выходах дешифраторов б, 7 будут соответственно низкие и высокие уровни напряжения. Ток чтения протекает только по выбранному адресному проводу 2. На выходе дешпфратора 9, подключенном к базе транзистора ключа 8, находящемся в месте пересечения возбужденных шин 4, 5,...

Номер патента: 591960

Опубликовано: 05.02.1978

Авторы: Копытов, Прокофьев, Сирота, Таякин

МПК: G11C 11/40, G11C 11/4063, G11C 7/00 ...

Метки: выборки, запоминающих, мдп, транзисторах, устройств

...в зто время низкий уровеньнапряжения. После окончания действиятактового импульса на шине 41 и доначала действия тактового импульсана шине 42 переключаемый конденсатор 409 разряжается через транзистор 7. Вовремя действия тактового импульса нашине 42 тактовый импульс передаетсяна выход блока возбуждения 1 черезоткрытый транзистор 3, и на выходе 45блока возбуждения 5 остается низкийуровень напряжения,Если во время действия тактовогоимпульса на шине 41 тактовых импульсов на адресном вх де 37 устанавливаЯ)ется низкий уровень напряжения, конденсатор 4 разряжается. Во время действия тактовых импульсов на шине 42тактовых импульсов на выходе блокавозбуждения 1 остается низкий уровеньнапряжения, а на выход блока 5 черезоткрытыи транзистор 8...

Номер патента: 598119

Опубликовано: 15.03.1978

Авторы: Герасимов, Калинин, Кармазинский, Старенький, Чесноков

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...транзисторов, подключенный к вы- . ходу триггера с уровнем логической 1 ф, 25 протекает ток, заряжающий соответствующую разрядную шину до уровни логической е 1 ф и тем самым указывающий состояние, ячейки.В режиме записи информации на одну Зо нэ разрядных шин (например, 8), опреде- , ляемую кодом записываемой информации, . подается потенциал, соответствующий уровню логической ф 1, потенциал другой разрмиой шины (9) соответствует логическому "Оф, на адресно шину 7 подается уровень магического уф.1, отпирающий управляющие транзисторы 5 и 6. Один из коммутирующих диодов (11), подкпюченный к разрядной шине с уровнем логической 1 ф эвкры, 4 Овеется и разрывает яетоковую цепь соотгветствующего нвгрузочного транзистора (3).В результате чего...

Номер патента: 598120

Опубликовано: 15.03.1978

Авторы: Фролов, Цыркин

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...входы 14которых соединены с информационной шиной15.Устройство работает следующим образом.ВО время действия импульса импульсного питания первой фазы осуществляетсяприем адреса регистром адреса и прем команды запись-считывание. После окончанияимпульса первой фазы входы бпоков памятиОткпючаются и в одном из блоков с помощью )овнутреннего дешифратора определяется ячейка памяти, в которой в зависимости от ре-.жима происходит запись ипи считывщиеИНфОРМЕЦИИ,Таким образом, поспе запуска выбранного генератора 8 импульсовстроки по импупьсу первой фазы происходит прием адресаи команды запись-считывание, а в режимезаписи - прием записываемого слова.После окончания импульса выбранная строка ЗОоткпючается от адресйых, информационных...

Номер патента: 600611

Опубликовано: 30.03.1978

Авторы: Бастраков, Хайтман

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...усилители 4, стробируемые по шине 5 дешифратором 2,Работает устройствоДешифраторы столбцшивают одновременноматричного накопителяреса т-й строки и 1-го сциент объединения элна чертеже не показано).С выходов 7, 8, и 9 на входы 10 и 11 усилителей 4 подаются сигналы, соответствующие хранимой информации.На одни входы поступают сигналы 1 или О с выбранного по обеим координатам 1 и 1 элемента 6 памяти, на другие - помехи с полувыбранного, т. е. опрошенного только по одной из координат.На первые входы 10 усилителей 4 попадает информация с элементов памяти нечетных строкна вторые входы 11 - с четных. Помехи с полувыбранных элементов памяти, равные пьедисталу сигналов 1 и О с вы600611 В, ФроловРыбкина Состави Техред орректоры: Н. Федорова и...

Номер патента: 605268

Опубликовано: 30.04.1978

Автор: Барашенков

МПК: G11C 11/40

Метки: ассоциативная, памяти, ячейка

...ПЗ с;рссс 3( Пц) 8, -, -КрЫВаЮтСя адрЕСНЫС трс 3 ЗИГОр , ".: 1. ЧГрЕЗ КОТОрЫС ПрОИСХОД 5 Т Зс 05, ПЗЕОИИ(ЛЬОГО ЭЛЕМЕНта 9, ВЫПОЛНЕННОГО В и:де ЕОНЛС;Гс, -тора, до потенциала лопчссеой 1 и рззря.пако;штельпоо элемента 10, тз, жс ць пол(цНОГО В ВИДЕ ЕОПЛСНСЗТОр 2. 101 си 1 ЦИЗГ 3 ЗТЗООЗЗЗПОМИПЗощЕГО Тр 2 ПЗИСТОт)2 2 1;1.И 3,т 2 ЕТ Зиасние логического 0. з р 23;ОГ ь по;сит;1;ловЗатВОра И ИСтОКа ЗсПОМППЗоц(ГО :Ртс 0 рз 1 -- логической 1,В рсжимс записп лОГП 1 ссеОГт 0 :3 11351 мую информационную пг,. 5 3;одзс;ГпсВень лОГи 1 сскОЙ 1, 2 31 с 11)ср(ц;уО:313)Ормзциопн О шип, 6 ( росц ГОГтсс(00 О)пульсом, иод 3)зс 1 х пз здрГГ ую шцу 8,0)ЕРЫ 32 ОТС 53 с,РЕ(ЦЬ(. )ЗП;331 СТОР:131 1, ЦГРГЗКОТОРЫЕ ПРОИСХОДЯТ ЗЗРЯД 112 КО:1:ГГЛЬ:ОГ Э,т.ЪСНТЗ 10;О...

Номер патента: 613405

Опубликовано: 30.06.1978

Авторы: Орликовский, Сергеев

МПК: G11C 11/40

Метки: запоминающее

...к общей шине источника нтания Е, обеспечивают режим работы усилителей считывания. Источник тока 17, подклю чснный к шине 18 строки элементов памяти, обеспечивает ренским питания строки.ЗУ работает следующим образом.В режиме хранения информации через транзисторы 1 и 2 токи не протекают, По этому потенциалы шин 10 и 11, являощихся выходами сигнала считывания, равны высокому уровню напрякения и равны между собой. При считывании информации потенциалы баз транзисторов 1 и 2 на шп нах 3, 4 равны и выше потенциала базы включенного транзистора в невыбранном элементе памяти. Потенциал базы включенного транзистора выбранного элемента памяти выше, а потенциал базы выключенно го транзистора ниже потенциала баз транзисторов 1, 2, Будем считать для...

Номер патента: 615541

Опубликовано: 15.07.1978

Авторы: Кононов, Федоров

МПК: G11C 11/40

Метки: запоминающий, инжекционный, элемент

...построения,Ближайшим по технической сущности является инжекционный запоминающий элементу содержащий триггеру выполненный 15 на двут транзисторах, эмиттеры которых соединены с шиной нулевого потенциала, базы соединены через генераторы тока с шиной нулевого потенциала и первыми коппеиторами соответствующих транзнсторов 20 записи-считывания, эмиттеры которых подключены к шине нулевого потенциала, базы подключены через генераторы тока к ,шине нулевого потенциала, разрядные ши ны и шины выборки 2 2 Недостаткомизвестного элемента является высокая потребляемая мощность.Бень изобретения состоит в снижении мощности, потребляемой элементом.Эта пень достигается тем, что вторые коллекторы транзисторов записи-считывания соединены с шиной выборки, а...

Номер патента: 624295

Опубликовано: 15.09.1978

Авторы: Гусев, Иванов, Контарев, Кремлев, Кренгель, Шагивалеев, Щетинин, Ярмухаметов

МПК: G11C 11/40

Метки: матричной, однородной, памяти, структуры, ячейка

...этомединичная информация на информационныхшинах 6 остается только в тех разрядах5 Оматрицы, на котооые одновременно считывались " единицы. В разрядах же, накоторые считывалса хотя бы один "нуль;,остаетса",нулевая информация.Операция ИЛИ выполняется одновре 55менной записью в одну ячейку 10 информации с различных информационных шин6. При этом, если хотя бы одна "единяца есть на любой из информационных шин 6, она записывается в данную ячейку 10,Операции перекомпоновки выполняютсяне ячейках 10, различные выходы которых эекоммутированыс информационнымишинами 6 других столбцов матрицы (нафиг. 2 см. нижнюю строку матрицы), Например, операции сдвигов вправо выполняются записью в эту строку по первымвходам ячеек с первой информационнойшины 6,...

Номер патента: 627541

Опубликовано: 05.10.1978

Авторы: Баринов, Орликовский, Подопригора

МПК: G11C 11/40

Метки: динамический, памяти, элемени

...фиг. 1 представлена принципиальная электрическая схема предлагаемогоДЭП, пв фиг, 2 - временная диаграммаего работы.ДЭП содержит и-р-л транзистэр 1,барьерную емкость 2 базо-коллектэрногор-тт-перехода (емкость хранения); диод3, словарную шину 4, разрядную шину 5.К слэварной шине подключены эмиттертранзистора и внэд диода, катод диэдаподключен к базе транэистэрв, а к эллектэр пэследнегэ - к разрядной шине.На диаграмме обозначены:О - изменение напряжения не словарной шине4, б - изменение напряжения на разрядной шине 5, в - изменение тока в разряднэй шине 5,Предлагаемый элемент памя ет следующим эбразэм,На этапе записывается ед это время пэвышается н варной шине 4 и пэнижа гэй шине 5, открывается диод и заряжа627541 Составитель Н....

Номер патента: 628536

Опубликовано: 15.10.1978

Авторы: Золотарев, Ракитин

МПК: G11C 11/40

Метки: памяти, элемент

...8 шины.Работа описываемого элемента памятиоснована на возможности захвата заряда вдиэлектрике запоминающего конденсатора ийа зависимости поверхностям о нм( нциалаподложки под ним от величины захваченного заряда,При записи вначале производится накопление зарядов в диэлектрике всех конденсаторов, подсоединенных к выбранной числовой шине 7, путем подачи на нее положительного импульса (40 В), Затем в ячейках тех разрядов, где диэлектрик в запоминающем конденсаторе должен остаться полностью илн частично разряженным, под электродом 4 накапливают неосновные носители, для чего на разрядные шины 8 подают отрицательный импульс напряжения с амплитудой, пропорциональной аналоговому сигналу, (Накопление носителей может быть ускорено, например, за...

Номер патента: 630640

Опубликовано: 30.10.1978

Авторы: Еремин, Стоянов, Сухоруков, Толстых, Хорошунов

МПК: G11C 11/40

Метки: памяти, ячейка

...(возбуждается (высокий уровень напряжения, и транзистор,2 открывается (транзистор 1 считывания (при этом находится,в открытом состоянии), Записываемый уровень напряжения (посту(пает (с разрядной (шины 3 на обплад(ку (конденсатора 5, соединенную с истоком транзистора 2 за(писи, При этом, если (в ячейку за(п(исывается высокий уровень на(пряжения, емкость конден(сатора резко возрастает, а если низкий уровень напряжения, емкость (конденсатора не изменяется (и имеет малое значение. После проведения за(плси информации транзистор 2 за(крывает(ая и ячейка наход(ипся в режиме хранения.В режиме считывания на шину б,подается (высокий уровень на(пряжения, транзистор 1 откры(вается, а транзистор 2 находиткя в закрытом самостоянии. Если,в...

Номер патента: 630641

Опубликовано: 30.10.1978

Авторы: Караханьян, Копыткин, Стоянов

МПК: G11C 11/40

Метки: блок, блокам, выходной, обращения, памяти, устройства

...3, одна обкладка которого подключена к затвору выходного МДП-транзистора, и втцропо элемента связки, выполнензого на МДПкюнденсаторе 4, одна обкладка которого подключена к источнику постояипопо напряжения Е. Повнциями 5 и 6 5 на чертеже показаны вхюд и выход блока соответственно, а позициям:и 7 н 8 - тактовые ш,ины.Выходной блок работает следующим образом.1 ОВ момент действия тактового сигнала по нтине 7 на затворе выходного МДП-транвчстора устанавлнвается напряжение У, .(У,:или Е/,) Уо, где Уо - пороговоенапря иеище.,После оиончания действия тактового сигнала по шине 7 затвор выходного МДП- транзиотора оказывается под плавающим потенциалом.Если затвор выходного МДП-транзисто О ра находился под напряжением У,(Уо, то...

Номер патента: 631987

Опубликовано: 05.11.1978

Автор: Кабанов

МПК: G11C 11/40

Метки: мдп-транзисторах, памяти, ячейка

...Первая разряднаяшина 4 соединена с истоком транзистора3, затвор которого подключен к адресной шине 5, а сток - к истоку транзистора 1 и затвору транзистора 2, Стокитранзисторов 1 н 2 соединены со второй631987 Составитель Г, МилославскийРедактор Л, Утехина Техред М. Петко Корректор Д. Мельниченко Тираж 675сударственного комит по делам изобре 113035, Москва,акаэ 6359/52 ЫНИИПИ Го Подпнснота Совета Министровений н открьггнйЖ-Э 5, Раушская нвб д. 4/5 атент", г. Ужгород, ул. Проектная, 4 филиал П разрядной шиной 6, Емкость 7 представляет собой емкость затвора транзистора 1 и емкость истока. транзистора 2 на подложку 8, Транзисгоры 1 - 3 представляют собой Й -канальные МДП-транэисто- ры (принцип работы ячейки сохраняется и цла р канальных...

Номер патента: 631988

Опубликовано: 05.11.1978

Авторы: Аверкин, Костюк, Сидоренко, Смирнов, Троценко, Хцынский, Чекалкин, Юхименко

МПК: G11C 11/40

Метки: квазистатическая, памяти, ячейка

...линии канала. Более высокое значение порогового напряжения, чем у остальныхтранзисторов, имеет также транзисторзаписи 1,Часть ячейки памяти, включающаяв себя информационный транзистор 5 итранэястор регенерации 6, прн наличиипитающих напряжений, приложенных кшинам 7, 8, обеспечивает поддержание63193двух устойчивых состояний Потенциапа затвора информациоиного транзистора 5 или, что то же самое 4 вторегенерацию, записанной информации.Устройство работает следующим об- и разом, Запись информации в ячейку осуществляется путем подачи соответствую ших сигналов на шины выборки 3 и 4, При этом заряжается емкость мтвора. информационного транзистора 5 пример- р но ао напряжения на шине выборки 4, т,е. мписьвается логический нуль и...

Номер патента: 637866

Опубликовано: 15.12.1978

Авторы: Ерохин, Коноплев, Петров, Пономарев

МПК: G11C 11/34, G11C 11/40

Метки: памяти, ячейка

...снижении потребляемой мощности в режиме записи, обусловленном тем, что ток за. дается только в выбранную разрядную шину, а не во все невыбранные, а также в том, что считывание производится непосредственно с транзис. тора триггера через дополнительный коллектор. Площадь ячейки памяти при этом увеличивается 4 О всего на 20% по сравнению с известной,На фиг, 1 представлена электрическая схемапредлагаемой ячейки; на фиг, 2 - то же, вариант топологии с одноуровневой металлизацией.Ячейка памяти представляет собой триггерна совмещенных полупроводниковых структурах, которые представлены на электрическойсхеме своими эквивалентами. Она содержит первый 1, второй 2, третий 3, четвертый 4 и пя.тый 5 р-п-р.транзисторы, первый 6, второй 7,и третий 8...

Номер патента: 637867

Опубликовано: 15.12.1978

Автор: Кононов

МПК: G11C 11/40

Метки: интегральная, памяти, ячейка

...4,6 и 7 совместимы с уровнем потенциелов в устройствах с полностью инжекциоцным питанием.В режиме записи логической "1" нашину 4 подеется сигнал выбора слова (высокий уровень потенциала), а на шинах 6и 7 создается режим холостого хода. Врезультате транзисторы 1, 2 и 3 выключаются. Если после этого, не изменяяуровня потенциалов на шинах 6 и 7, нашину 4 подается низкий уровень потенциале, то запоминающий элемент, образованный транзисторами 1 и 2, остается в состоянии хранения логической "1", и процесс записи логической "1" заканчивается,3 режиме записи логического О", пос ле подачи не шину 4 сигнала выбора слова, не шины 6 и 7 подаются низкие уров ни потенциалов, в результате транзистор 3 включается и создает на базе транзистора 1 низкий...

Номер патента: 641498

Опубликовано: 05.01.1979

Авторы: Нусинов, Свердлов

МПК: G11C 11/40

Метки: запоминающего, интегрального, накопитель, постоянного, устройства

...с числовыми шинами, а истоки и стоки- с разрядными шинами.Работает устройство следующим образом.Перед считыванием инФормации шины 1 заряжаются до некоторого уровня напряжения П, . При считывании на вы ранную шину 2 поступает напряжение , величина которого превышает 14, и пороговое напряжение 1)и транзистора 3. Под действием 0 на поверхности кремния под затвором транзистора 3 образуется объединенная область сформула изобретения ьЦ ьО-Сш ф СоСоставитель Н.Бочароваехред З.Фанта;Корректор Т.Вашкови едактор Л.утехи Тираж 680 Государственн по делам изобрет 3035, Москва, Х Заказ 7523 47 Подписноего комитета СССний и открытий5, Раушская наб КИПИ.4/5 лиал ПП 11 Патент, г,ужгород, ул .Проектная,4 Цв - неподвижный заряд кремния в транзисторе...