G11C 11/40 — транзисторов

Номер патента: 1571675

Опубликовано: 15.06.1990

Авторы: Бобрицкая, Говорухин, Селиванова, Чупряков

МПК: G11C 11/40

Метки: динамический, памяти, элемент

...до 8 - 12 (у двуоксида кремния 2 - 4).При уменьшении содержания оксида р.з.м. менее 20 весь уменьшается электрическая прочность слоя 3, что вызывает необходимость повышения его толщины, это компенсирует влияние высокого значения диэлектрической проницаемости, не дает нужного увеличения информационной емкости. Повышение содержания оксидаказ 1517 Тираж 490 Подписное ВНИИПИ Государственного комитета по изобретениям и открытия 113035, Москва, Ж, Раушская наб., 4/5 и ГКНТ СССР Производственно-издательский комбинат "Патент", г, Уж ул,Гагарина, 10 р,з,м. более 40 вес ухудшает качество слоя 3 (растрескивание, низкая электрическая прочность),Снижение толщины слоя 3 менее 0,08 мкм повышает его дефектность и снижает 5 электрическую прочность слоя...

Номер патента: 1573472

Опубликовано: 23.06.1990

Автор: Игнатьев

МПК: G11C 11/40

Метки: запоминающее, оперативное

...пару разрядныхшин 8, во вторые коллекторы транзис"торов 24 и 25 элемента 23 памяти,принадлежащего выбранной стороне матричного накопителя 1. Вытекание токаиз вторых коллекторов транзисторов24 и 25 приводит к прямому смещению 4 О соответствующих р-п-переходов, в результате чего базовые уровни транзисторов 24 и 25 транслируются насоответствующие разрядные шины 8, соэДавая на них информационную разность 45 потенциалов, в соответствии с состоянием выбранного элемента 23 памяти.Включение токов считывания во вторыеколлекторы транзисторов 24 и 25 выбранного элемента 23 памяти приводит 50к соответствующему увеличению токовбаз и первых коллекторов этих транзисторов, что несколько изменяет степеньнасыщения открытого транзистора24 или 25....

Номер патента: 1575234

Опубликовано: 30.06.1990

Авторы: Березин, Королев, Сахаров

МПК: G11C 11/40

Метки: запоминающее, оперативное

...памяти, стремятся выравнять потенциалы коллекторов и баз транзисторов 12, т,е. перевести элементы 7 памяти в неопределенное состояние. При достижении фототоками генераторов 20 значения, превышающих ток хранения элементов 7 памяти, может произойти потеря хранящейся информации, Для того, чтобы избежать этого устройство содержит блок 5, увеличивающий ток хранения элементов 7 памяти накопителя 1.Ограничительный элемент 15 выбирают таким, чтобы при величине фототока генераторов 20, недостаточной для изменения информации в элементе 7 памяти, падение напряжения на нем, создаваемое фототоком генератора 21, было меньше О (3 - падение напряжения на эмиттерном р-и-переходе открытого транзистора), т.е, фото- транзистор 14 закрыт, и ток хранения...

Номер патента: 1585834

Опубликовано: 15.08.1990

Авторы: Рожков, Романенко, Шалимова

МПК: G11C 11/40

Метки: памяти, элемент

...обеднению поверхности подложки 1 основными носителями заряда, а величина превышает пороговое значение 5 - 70 В происходит быстрое переключение за время менее 0,5 мкс (фиг,3) в проводящее состояние с сопротивлением 10 - 10 Ом, Вольтамперная харак 4теристика элемента после переключения в проводящее состояние изображается кривой СОО на фиг.2. Это состояние устойчиво, запоминается элементом и сохраняется при отключении питания,При приложении напряжения, обогащающего поверхность полупроводниковой подложки 1 основными носителями заряда, и пропускании через элемент тока большео пороговой величины, около 100 мкА, происходит обратное переключение элемента из проводящего в исходное высокоомное состояние за время 0,4 мкс (фиг.3)....

Номер патента: 1589324

Опубликовано: 30.08.1990

Авторы: Гольдин, Кондратьев, Романовский, Цирлин

МПК: G11C 11/40

Метки: запоминающее, оперативное

...15 приводит к появлению такого же потенциала на выходе элемента 14, который, апирая транзисторы 4 и 5 элемента выборки, отсекает элемент 1 памяти от разрядных шин 20 и 2 и свидетельствует о завершении процесса записи, После этого, как и в режиме считывания, потенциалы на шинах 20 и 21 сохраняются за счет наличия инверторов 18 и 9 и связи между выходами 25 и 26 устройства и его 45 разрядными шинами 21 и 20 через транзисторы 12, 13 и 9, 10 элементов нагрузки соответственно.Если информация, поданная на входы 23и 24, противоположна ранее записанной в элемент 1 памяти, т. е, той, что поступила на БО выходы 25 и 26, то появление низкого потенциала на выходе элемента 15 не приводит к появлению такого же потенциала на выходе элемента 4....

Номер патента: 1594603

Опубликовано: 23.09.1990

Автор: Тенк

МПК: G11C 11/40

Метки: запоминающее, постоянное

...на входах ЗУ один из пары выходов каждого адресного формирователя разряжается. Квыходам одного из адресных формиро" вателей 7 подключен элемент И-НЕ 17. На входы третьего элемента И-НЕ 24 поступают сигналы с выходов элементов И-НЕ 17 и 23. через первый инвертор 26. На выходе элемента И-НЕ 24 вырабатывается второй стробирующий сигнал (шина 11). Этот сигнал активи". зирует первый дешифратор 3 путем подключения истоков транзисторов 5 к пине 31 нулевого потенциала, Тем самым создаются условия для разряда невыбранных шин 14 строк через первый дешифратор 3. На входы элемента ИЛИ-НЕ 25 поступают сигналы с выходов элемента 23 и блока 18 разрядных ключей, который содержит эталонную шину 14 и элемент дешифратора (транзисторы 5 и и 6), Элемент...

Номер патента: 1594604

Опубликовано: 23.09.1990

Авторы: Моторин, Прохоров, Теленков, Фомин

МПК: G11C 11/40

Метки: памяти, элемент

...и 12 и открыванием транзисв 5 и 6 (и-канальные транзисторы) поступление по дине 9 уровня "1". Поскольку при запис 11 все равно необходим этап воздействия на триггерное кольцо, то в этом случае не важно наличиее пар аз ит ной е мс ости на шинах 11 и 12Предлагаемая развязка по считыванию и записи значительно повышает на" дежные характеристики элемента памяти. Подобная организация не ограничивает потребителя При этом выбраны ключевые элементы на транзисторах для записи и считывания различного типа проводимости, что позволяет достичь симметричности и полного топологичес кого покрытия принципиальной схемой ячеистой структуры БМК, Это видно на примере реализации элемента памяти на основе БМК, На фиг. 2 - ячейка БМК, на фиг, 3 - топология...

Номер патента: 1594605

Опубликовано: 23.09.1990

Авторы: Королев, Фастов

МПК: G11C 11/40

Метки: дешифратор

...в данный момент времени они не пережжены,На двух перемычках .элементов 6х-го разряда подано напряжение, Однако та из перемычек элемента 6 1-горазряда, на которую с инвертора 1или 2 подан высокий потенциал не перегорит так как закрывается связанный с ней диод соответствующего развязывающего элемента 7 или 8. Втораяиз перемычек элемента 6 -го разрядаперегорит, что свидетельствует о значении т-го разряда, записываемогов данную ячейку 4 адреса,После программирования на входы11 всех ячеек 4 подается низкий уровень напряжения, отключающий формирователи 9 и 10 записи которые врабочем режиме на функционированиедешифратора не влияют, В результатеопрограммирования входы элемента И 5с помощью неперехокенных перемычекэлементов 6 оказывают:я...

Номер патента: 1596392

Опубликовано: 30.09.1990

Авторы: Дубчак, Костюк, Омельченко, Худяков

МПК: G11C 11/40

Метки: записью, информации, матричный, накопителе, накопитель, стиранием, считыванием

...одной плоскости с возможностью независимой выборки ячеек памяти с помощью произвольной пары шин, осуществляющих электрические связи в накопителе. Это позволяет реализовать в совокупности выполнение противоречивых функций избирательности при записи, стирании и считывании информации в накопителе Э РПЗУ, стоя щемся на основе плотнокомпонуемой однотранэисторной ячейки памяти.Примером наиболее полного использования диагональных межсоединений в рамках изобретения является накопитель по фиг, 4, функционально усовершенствующий вариант схемы по фиг. 1, поскольку он можетуправляться напряжением одной полярности, Ячейкой памяти накопителя служит четырехэлектродный запоминающий транзистор, в котором запись информационного заряда на плавающий затвор...

Номер патента: 1596393

Опубликовано: 30.09.1990

Авторы: Королев, Фастов

МПК: G11C 11/40

Метки: дешифратор

...током, поэтому в 15 каждый момент времени может пережигаться только одна из них, Пережигание перемычек 6 каждой ячейки 4 производится пОследовательно, например, начиная с раз- .ряда А 1 адреса и кончая разрядом Ап, Для 20 определенности рассмотрим работу устройства при пережигании перемычки 6, соответствующей разряду А 1, В этом случае на адресный вход А подается логическийсигнал, соответствующий значению 1-го разря. да "адреса. На все остальные входы, кроме1-го, подаются сигналы, инверсные сигналу на входе Аь При этом на входе мажоритарного элемента 3 оказывается большинство сигналов, инверсных сигналу Аь поэтому на 30 его выходе будет сигнал Аь а на выходеинвертора 5 - Аь Эти сигналы через соответствующие формирователи 9 и 10 записи...

Номер патента: 1599898

Опубликовано: 15.10.1990

Авторы: Архаров, Герасимов, Гулевский, Настрадин, Рышков

МПК: G11C 11/40

Метки: динамический, памяти, элемент

...областей сопротивление запертого транзистора 3 меньше сопротивления транзистора 1, и обратный ток, проходящий через них создает на транзисторе 3 падение напряжения равное нулю. Переход из первого устойчивого состояния во второе начинается с момента подачи на вход элемента отрицательного импульса, амплитуда которого по абсолютной величине превышает пороговое напряжение МОП транзистора 1. При этом заряжается конденсатор 4 и открывается МОП транзистор 1. Параметры схемы элемента памяти выбраны такими, что после окончания действия на входе информационного сигнала, к моменту прихода импульса от источника питания конденсатор 4, зарядившись через транзистор 3 (величина заряда тока зависит от геометрических размеров стоковой области...

Номер патента: 1617458

Опубликовано: 30.12.1990

Авторы: Высочина, Копытов, Солод, Хоменко

МПК: G11C 11/40

Метки: памяти, элемент

...шины предзаряжены до напряжения2,5 В,Во время считывания информации,т.е. при поступлении на шину 30 тактового сигнала, второй 4 1 и четвертый45 транзисторы открываются, подключаявыходы первого н второго инверторак прямой и инверсной разрядным шинам37 и 39, при этом происходит разрядпаразитной емкости шины 39 через четвертый 45 и третий 44 транзисторыи заряд шины 37 через пятый 43 и второй 41 транзисторы. Как только разность потенциал 1.1 в на шинах 37 и 39цостигнет уровня срабатывания усилителя считывания ( -30 мВ)1 последнийфиксирует считанную информацию,В процессе записи информациина шину 30 поступает тактовый сид на:д.Второй 41 и четвертый 45 транзисторыоткрыты, Допустим, что на шину 37подается уровень логического О", ана шину...

Номер патента: 1635211

Опубликовано: 15.03.1991

Авторы: Бураченко, Максимов, Некрасов

МПК: G11C 11/40

Метки: памяти, элемента

...размерами 20 х 20 мкм, После формирования отверстий 7 наносится слой полупроводникового стекла 6 состава8 дсСе о "з заТе и проводящая область 5 никеля,Для исключения деградации полупроводниковых свойств участка 8 слоя полупроводникового стекла 6, расположенного между проводящими слоями 2,4, проводят его модификацию, т.е.диффузию атомов проводящего слоя 5 вучасток 8, Иодификацию проводят, например, на зондовой установке (на 15фиг,1, 2 не показана), на контакты 9которой прикладывают импульсное напряжение амплитудой 60 В, длительность импульсов 5 мкс, частота ихследования 5 кГц. За время действия 20импульсного напряжения 15-20 с междупроводящими слоями 3, 4 образуетсяпроводящий участок слоя 6, сопротивление которого равно 200 Ом.На фиг.2...

Номер патента: 1635212

Опубликовано: 15.03.1991

Авторы: Куриленко, Сидоренко, Хоружий, Яровой

МПК: G11C 11/40

Метки: запоминающего, информации, постоянного, считывания, устройства

...пороговое напряжение Ч С 2,0 В), то потенциал на35входе 14 ограничивается напряжением0,7 В, обусловленным токами черезтранзистор 7 и транзистор 20. Приэтом на входе 9 схемы дифференциального усилителя 6 формируется потенциал, равный 2,0 В,1 ФНа вход 28 усилителя 6 подаетСяопорное напряжение, создаваемое настоке транзистора 29 формирователя 5 45опорного напряжения током разрядачерез транзистор 32, находящийся воткрытом состоянии, т.к. эти транзисторы находятся только в состояниис низким пороговым напряжением, т,е.Ч. (2,0 В.50гБлагодаря параллельному включениюпяти транзисторов 23-27 в формирователе 5 опорного напряжения, идентичных транзистору 7, обеспечиваетсяпостоянная величина отношения токовсчитывания транзисторов 15, 31. Приэтом на...

Номер патента: 1635213

Опубликовано: 15.03.1991

Авторы: Крайнова, Ляхов, Улыбин

МПК: G11C 11/40

Метки: динамической, информации, памяти, регенерации

...сигнал, сбрасывающий триггер 3 в состояние 0.На вход 18 счетчика 9 регенерации поступают тактовые импульсы. При переполнении счетчика 9 регенерации на его выходе появляется сигнал запроса на регенерацию, который вырабатывается через время равное где Т - период регенерации динамической памяти,и - число строк динамической памяти, Т - время обслуживания устройством обращения от процессора.Сигнал с выхода счетчика 9 регенерации поступает на вход установки триггера 2 и устанавливает егов единичное состояние. Единичный сигнал с выхода триггера 2 поступает навторой вход элемента И 6, Если напервом входе элемента И 6 находится"1", то на его выходе появляется сигнал, который поступает на блок 7 анализа приоритета и далее на формирователь 19...

Номер патента: 1635214

Опубликовано: 15.03.1991

Авторы: Киреев, Копытов, Солод

МПК: G11C 11/40

Метки: памяти, элемент

...шины 7 выборки первого порта выход первого инвертора 1 подключается через транзистор 3 выборки первого порта к разрядной шине 5 первого порта и на выходе первого инвертора 1 записывается потенциал разрядной шины 5, при этом не протекает сквозной ток при записи, так как выход первого инвертора 1 находится в третьем состоянии. При этом возможно, возбуждая, шину 8 выборки второго порта по тому же адресу, на разрядную шину 6 второго порта считывать информацию с разрядной шины 5 первого порта.Рассмотрим подробнее запись уровня "1" и "0" в элемент памяти.Предположим, на выход первого инвертора 1 записывают уровень "1", Выход второго инвертора 2 подключен к шине 9 через открытый транзистор 12. Выход первого инвертора 1 находится в...

Номер патента: 1635215

Опубликовано: 15.03.1991

Авторы: Баранов, Кузьмин, Маринчук, Поплевин, Трошин, Чекмазов

МПК: G11C 11/40

Метки: памяти, узел

...резервирования. После поднятия сигнала разрешения резервирования на входе 9до " 1" в элементе 3 будет хранитьсяадрес, который через мультиплексор 1подается на выход 11В режиме пережигания плавкой перемычки на входе7 устанавливают сигнал "1", а навходе 9 - сигнал "0". В этом случаеадресный сигнал с входа 8 осуществля"ет управление транзистором большойплощади элемента 2, Если на входе 8установлен сигнал 0, то через этоттранзистор протекает большой ток,который пережигает плавкую перемычку, Если же адресный сигнал соответствует "1", то перемычка сохраняется, В результате пережигания иифорпформула изобретенияУзел памяти, содержащий мультиплексор, элемент И, элемент постоянного хранения информации, элементпредварительного хранения...

Номер патента: 1636857

Опубликовано: 23.03.1991

Авторы: Копытов, Сидоренко, Стиканов, Юхименко

МПК: G11C 11/40

Метки: микросхемы, подложке, формирования

...и может быть использовано в интегральных схемах на МДП-транзисторах.Цель изобретения - повышение точности стабилизации формируемого напряжения на подложке микросхемы за счетснижения зависимости этого напряженияот напряжения питания, частоты задающегогенератора, технологии изготовления основных транзисторов. 10На чертеже приведена функциональнаясхема устройства.Устройство содержит задающий генератор 1, усилитель 2, конденсатор 3, первый4 и второй 5 МДП-транзисторы, первый инвертор 6, выполненный на МДП-транзисторах 7 и 8 (транэистор 8 имеет повышенныйв сравнении с отальными транзисторнымиустройствами коэффициент влияния напряжения подложки), второй инвертор 9 (МДПтранзисторы 10 и 11), третий инвертор 12(МДП-транзисторы 13 и...

Номер патента: 1640738

Опубликовано: 07.04.1991

Авторы: Венжик, Гарицын, Сахаров

МПК: G11C 11/40

Метки: комплементарных, моп-транзисторов, основе, памяти, ячейка

...4, рассасывается через транзисторы 4 и 5 наразрядную шину 6, а напряжение в точке уменьшается. По окончании действиясигнала Лог. "1" на шине 7 ячейки,элемент 5 закрывается, а элемент 10открывается, подтверждая напряжениенизкого уровня на истоке элемента 4.При записи Лог, "1" на шину 6 по 11 Пдают напряжение Лог. 1 , на шину 7адреса - Лог. "0", По приходеЛог. "1 д на затворы элементов 5 и 10элемент 1 О закрывается, а элемент 5открывается, Выкпючение элемента 10приводит к отрыву истоковой областиэлемента 4 от общей шины 7 и такимобразом исключает возможность шунтирования высокого напряжения, приходящего с шины 6 через элемент 5 назатворы элементов 1 и 2, Несмотря нато, что элемент 5 передает с искажением напряжения Лог. "1" (Е,-Ц),это,...

Номер патента: 1642523

Опубликовано: 15.04.1991

Авторы: Байкулев, Беккер, Волкова, Тарасюк

МПК: G11C 11/40, G11C 5/04

Метки: гибридного, запоминающего, подложка, устройства

...ширина свободной зоны кристалла. Если радиус отверстий выбрать больше ширины свободной зоны, то над отверстием в поле неоднородных термомеханических напряжений окажутся рабочие участки кристалла и характеристики запоминающих элементов изменяются. На подложке 1 расположены контактные площадки 4 и 5, Токоведущие шины (токо- проводники).не обозначены, чтобы не загружать чертеж излишней информацией,На подложке (например керамика 22 ХС размером 30 х 48 мм) с помощью ультразвукового сверления (в качестве среды использовалась вводная суспензия порошка карбида кремния) выполнили отверстия круглой формы диаметром 0,8 мм, Бескорпусные БИС ЗУ серии 537 РУ 1, имеющие габаритные размеры 3,5 х 3,5 мм и ширину свободной зоны 0,3-0,4 мм, крепили к...

Номер патента: 1642524

Опубликовано: 15.04.1991

Автор: Глухов

МПК: G11C 11/40, G11C 29/00

Метки: запоминающее, коррекцией, ошибок, постоянное

...выводимой из постоянного запоминающего устройства, на время, необходимое для ее исправления. Сигнал о наличии некорректируемой ошибки извещает о неисправности постоянного запоминающего устройства.На вторую группу входов мультиплексора 8 поступает информация из накопителя 2, просуммированная по вод 2 с младшими разрядами синдрома элементами ИСКЛЮЧАЮЩЕЕ ИЛИ 7.Если ошибка отсутствует, то на входах первой группы второго дешифратора 4 присутствует исходный (логический О) уровень. Вследствие этого информация из накопителя 2 через информационные входы первой группы мультиплексора 8 в соответствии с сигналами на информационных входах третьей группы мультиплексора 8 проходит на выходы 9 второй группы устройства, При этом информация...

Номер патента: 1656595

Опубликовано: 15.06.1991

Авторы: Дятченко, Родионов, Савенков, Сквира, Стахин

МПК: G11C 11/40

Метки: накопитель

...в накопителях со словарной выборкой. Для выборки коммутацией тока требуются минимальные логические перепады: Ь Ог =300-400 мВ - стандартный логический перепад для переключателей тока с дифференциальным входом и по входам выборки строк несколько выше в соответствии с соотношением (1) ЛО=2 ЬО. В усилигтель 31 ток считывания источника 26 тока может быть включен либо непосредственно элементом 24 (в невыбранной строке), либо через выбранну.о ячейку транзисторами элементов 9 и считывания 6. В обоих случаях на базе транзистора элемента 37 усилителя 31 считывания формируется низкий логический уровень. При переключении строки из невыбранного в выбранное состояние, при 10 котором должен сохраниться низкий логический уровень в усилителе 31 ток...

Номер патента: 1661834

Опубликовано: 07.07.1991

Авторы: Викентьев, Гофман, Клюкин, Лепихина

МПК: G11C 11/40

Метки: асинхронный, триггер

...состояние, т.е. Я = й = О, а вследчющий моментЯ = а (Я Ч Г Й) = Р; й = аЯ(РЧ В) = Е,При этом в зависимости от значенияфункчии возможны следующие два случая:Я = 1, В = 0;Я =О, Й=1.В следующие моменты времени функции управления бистабильной ячейкой будут иметь для этих случаев значенияЯ =аЯЧ Р В)-1;В = аЯ(ГЧ В) = 0;Я-аРЧ Щ=О;В=аЯ(ГЧЙ) =1,т,е. в дальнейшем значения функций Я и Всохраняются неизменными до следующегоизменения сигнала управления фазовым состоянием триггера, а переключение триггера происходит только в начале рабочейфазы после появления сигнала а = 1, приэтом значения функций управления биста-бильной ячейкой равныЯ=.Г; В= Г,Настройка триггера на реализацию различных функций осуществляется в соответствии с таблицей,Формула и...

Номер патента: 1672531

Опубликовано: 23.08.1991

Авторы: Азов, Беккер, Заколдаев, Штырлов

МПК: G11C 11/40, G11C 29/00

Метки: запоминающего, постоянного, программируемого, устройства

...памяти, которые вышли из строя на стадии изготовления схемы) и с потенциально ненадежными ячейками памяти (например, плавкие перемычки с эауженной рабочей областью, которые могут разрушиться после многократных циклов считывания) поступают на операцию повышенного по сравнению с рецептом считывания воздействия электрического тока на ячейку памяти. Эту операцию проводят в режиме программирования, но отличающуюся от него пониженным значением напряжения амплитуды импульсов программирования и равным 6+ 0,3 В. Это напряжение амплитуды импульсов было определено экспериментально. Для этого микросхемы устройства подвергают режиму программирования с изменением амплитуды импульсов программирования от минимального значения до значения, при котором...

Номер патента: 1674261

Опубликовано: 30.08.1991

Авторы: Бочков, Однолько

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...заряжаются шины 18 и 19 вывода до напряжения высокого логического уровня.После разряда одной из шин 18 или 19 вывода до нуля на выходе формирователя 10 появляется сигнал с высоким логическим уровнем.Транзисторы формирователя 10 и транзисторы усилителя 2 считывания образуют тактируемый триггер, который удерживает состояние шин 18 и 19 вывода, установившееся после считывания информации из выбранной ячейки памяти, вплоть до нового обращения к ЗУ.Сигнал с высоким логическим уровнем с выхода формирователя 10 поступает на входы сброса формирователя 8 и формирователя 11, при этом сигналы на их выходах переходят в состояние логического нуля,выключаются усилитель 2 и дешифраторы 3 и 4 строк и столбцов и на их выходах устанавливаются уровни...

Номер патента: 1674262

Опубликовано: 30.08.1991

Авторы: Габсалямов, Лашевский, Лисютина, Шейдин

МПК: G11C 11/40

Метки: триггер

...комбинат "Патент", г, Ужгород, ул,Гагарина, 101 Триггер работает следующим образом, Пусть в исходном состоянии на шину 16 подан сигнал Лог, 1", В этом состоянии транзистор 7 закрыт, транзисторы 12 и 13 открыты, на входах транзисторов 7 и 8 устанавливается "Лог. 0". На вход 17 подается сигнал записываемой информации, Для записи новой информации на вход 16 подается тактовый сигнал "Лог. 0". При этом транзисторы 12 и 13 закрываются, транзистор 7 открывается. Если на вход 17 подается сигнал "Лог. 0", то транзисторы 8 и 9 открываются и параэитный конденсатор на выходе инвертора 1 (не показан) заряжается через о 1"крытые транзисторы 8-10, 3 и 11 быстрее, чем параэитный конденсатор на выходе инвертора 2 (не показан), так как суммарное...

Номер патента: 1679551

Опубликовано: 23.09.1991

Авторы: Диманчев, Новиков

МПК: G11C 11/40

Метки: матричного, накопителя

...подложку наносят термическим напылением контактную полосу металлической (например, хромовой) пленки толщиной 10 мкм (фиг,1, а и б). Затем наносят тонкий слой шликера ОСП состава СцО-Те 02-Ч 205 толщиной 40110 мкм (фиг 1, в). После высыхания слоя шликера подложку устанавливают на рабочий столик лазерной установки типа "Квант" и производят обработку композиции единичными импульсами сфокусированного лазерного излучения с длиной волны 1,0 мкм с мощностью 4 Вт, достаточной для проплава "шликера на всю глубину беэ выброса массы (фиг,1, г). Столик перемещается с шагом нанесения контактных полос, Облучаются участки слоя шликера, находящиеся над электронным материалом. Затем пластину помещают в напылительную установку и производят...

Номер патента: 1679552

Опубликовано: 23.09.1991

Автор: Дятченко

МПК: G11C 11/40

Метки: памяти, элемент

...и объединение их по строкам или столбцам может производиться произвольным образом, Режимы считывания или записи определяются соответствующими сигналами по шинам 9 и 10,Режим считывания определяется тем, чтопо шинам 9 и 10 на анодах диодов 7 и 8 задаются одинаковые по величине потенциалы считывания,Для элементов памяти, использующих диоды 7 и 8 для ограничения падения напряжения в нагрузочных элементах 3 и 4 и предотвращения глубокого насыщения транзисторов 1 и 2, известны два режима работы при выборке. В первом из них один диод 7(8) открыт, другой 8(7) заперт, Во втором режиме оба диода 7 и 8 открыты, а логический перепад создается за счет падения напряжения на внутреннем сопротивлении диода 7(8).Второй режим является...

Номер патента: 1695382

Опубликовано: 30.11.1991

Авторы: Овраменко, Погорелов, Торошанко

МПК: G11C 11/40

Метки: запоминающее

...В момент времени 12 по положительному фронту прямого сигнала синхронизации (фиг.З, а) на прямом выходе триггера 19 сформируется высокий потенциал (фиг.З, г, интервал времени 12 втакой же длительности сигнал высокого уровня формируется и на выходе элемента ИЛИ 20. Сигнал с прямого выхода триггера 19 в виде сигнала "Под-: тверждение захвата" поступает через выход 14 на соответствующий вход контроллера ПДП и разрешает его работу. При этом инверсный сигнал от сигнала "Подтверждение захвата" (с инверсного выхода триггера 19) поступает на вход выборки дешифратора 7 и открывает его выходы, Выходы регистра 5 в данный интервал времени находятся в высокоимпедансном состоянии, Контроллер ПДП на адресные разряды локальной шины 10 выставляет...

Номер патента: 1712964

Опубликовано: 15.02.1992

Авторы: Гитлиц, Добровольский, Орлов, Федоров

МПК: G11C 11/40

Метки: записи-считывания, звуковых, сигналов

...27, подсоединенного входом.сброса к выходу дифференцирующего элемента 29 и соединенного входом реверсирования направления счета с вторым выходом блока10 15 танавливается уровень логического нуля ивыход старшего разряда первого счетчика 5 35 40 11 выбора режимов, подключенным к входам реверсирования направления счета первого 5 и второго 8 счетчиков к входу реверсирования направления счета третьего счетчика 9, соединенного счетным входом с одним из выходов первого счетчика 5 и подключенного входом запрещения счета к выходу третьего элемента ИЛИ 21, Выход второго элемента ИЛИ 19 подключен к входу дифференцирующего элемента 29, подсоединенного выходом к шестому входу дополнительного формирователя 18 управляющих импульсов.Устройство работает...