Накопитель для запоминающего устройства

Оп ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских,СоциалистическихРеспублик 1940238(51) М. Кл.3 611 С 11/40 Гесудерстеелай кемитет СССР Опубликовано 30,06,82. Бюллетень24Дата опубликования описания 30.06.82пю делам изобретений и еткрмтий(54) НАКОПИТЕЛЬ ДЛЯ ЗАПОМИНАЮЩЕГО УСТРОЛСТВА Изобретение относится к вычислительной технике и может использоваться, в частности, при построении оперативных запоминающих устройств большой информационной емкости.Известен накопитель для запоминающего устройства, содержащий запоминающую матрицу, элементы памяти которой состоят из МДП-транзисторов и конденсаторов, при этом затворы МДП-транзисторов соединены с соответствующими адресными шинами, истоки с разрядными шинами, а стоки подключены к первым выводам конденсаторов. Вторые выводы конденсаторов соединены с шиной нулевого потенциала 1,Недостатком накопителя является низкая надежность, что обусловлено необходимостью использования высокочувствительных усилителей для считывания информации.Наиболее близким к предлагаемому является накопитель для запоминающего устройства, содержащий запоминающую матрицу, элементы памяти которой состоят из МДП-транзисторов и конденсаторов, при этом затворы МДП-транзисторов соединены с соответствующими адресными шинами, истоки МДП-транзисторов объединены и подключены к соответствующим разрядным шинам, стоки МДП-транзисторов соединены с первыми выводами конденсаторов, вторые выводы которых соединены с соседними адресными шинами 2 .Накопитель для запоминающего устройства характеризуется высоким быстродействием и высокой плотностью хранения информации. Однако из-за необходимости применения сверхчувствительных усилителей для считывания информации, недостатком накопителя является низкая надежность считывания.Цель изобретения - повышение надежности накопителя для запоминающего устройства,Поставленная цель достигается тем, что в накопитель введены предварительные усилители, а МДП-транзисторы и конденсаторы разбиты на группы, причем каждый предварительный усилитель состоит из первого и второго МДП-транзисторов, стоки которых подключены к разрядной шине, исток первого и затвор второго каж 94023835 40 45 50 55 дого из МДП-транзисторов соединены с истоками МДП-транзисторов каждой группы элементов памяти, стоки которых подключены к одним из выводов конденсаторов, другие выводы которых подключены к одним из адресных шин, затворы МДП-транзисторов каждой группы элементов памяти подключены к другим адресным шинам, затвор первого и исток второго МДП-транзисторов подключен к дополнительной адресной шине,На чертеже показан накопитель для запоминающего устройства.Накопитель содержит запоминающую матрицу на основе адресных шин 1, разрядных шин 2, элементов 3 памяти, каждый из которых состоит из МДП-транзисторов 4 и конденсаторов 5 и предварительных усилителей. МДП-транзисторы 4 и конденсаторы 5 разбиты на группы б, а каждый предварительный усилитель состоит из первого 7 и второго 8 МДП-транзисторов, стоки которых подключены к разрядной шине 2. Истоки первого 7 и затвор второго 8 каждого из МДП-транзисторов соединены с истоками МДП-транзисторов 4 каждой группы 6 элементов 3 памяти, стоки которых под. ключены к одним из выводов конденсаторов 5, другие выводы которых подключены к одним из адресных шин 1. Затворы МДП- транзисторов 4 каждой группы 6 элементов памяти 3 подключены к другим адресным шинам 1. Затвор первого 7 и исток второго 8 МДП-транзисторов подключены к дополнительной адресной шине 9.Накопитель для запоминающего устройства работает следующим образом. В режиме записи информации на нужную дополнительную адресную шину 9 подается высокий уровень напряжения и открываются соответствующие первые МДП-транзисторы 7 предварительных усилителей. Информация, подлежащая записи, подается на разрядные шины 2 и через открытые первые транзисторы 7 поступает на объединенные истоки МДП-транзисторов 4 групп б элементов 3 памяти. После подачи высокого уровня напряжения на нужную адресную шину 1 открываются соответствующие МДП-транзисторы 4, и первые обкладки подключенных к ним конденсаторов 5 через открытые МДП-транзисторы 4 и первые МДП-транзисторы 7 подключаются к разрядным шинам 2.Вторые обкладки конденсаторов 5 выбранных элементов 3 памяти подключены к одним из адресных шин (соседней строки) 1, находящимся под низким потенциалом (высокий уровень напряжения выборки подается только на одну адресную шину 1), Если на разрядную шину 2 подается уровень напряжения, соответствующий логической 1, происходит заряд до высокого уровня 5 10 15 20 25 Зо напряжения конденсатора 5, выбранного элемента 3 памяти. Если на разрядную шину 2 подается уровень напряжения, соответствующий логическому О, то выбранный конденсатор 5 разряжается до низкого уровня напряжения (или остается разряженным, если на нем хранилась информация, соответствующая логическому О).По окончании процесса записи на адресную шину 1 подается низкий уровень напря(ения, и МДП-транзисторы 4 закрываются. На разрядные шины 2 подается низкийуровень напряжения, через открытые первые транзисторы 7 осуществляется разряд объединенных истоков МДП-транзисторов 4 групп 6 до низкого уровня напряжения. После этого на дополнительнуюадресную шину 9 подается низкий уровень напряжения, и первые транзисторы 7предварительных усилителей закрываются,На этом процесс записи завершается.Необходимо заметить, что подача высокого уровня напряжения на адреснуюшину 1 не может изменить состояние подключенного к ней запоминающего конденсатора 5 соседнего элемента 3 памяти,так как МДП-транзистор 4 указанного соседнего элемента закрыт,В режиме хранения информации на дополнительные адресные шины 9 и адресныешины 1 подаются низкие уровни напряжений. Поэтому все МДП-транзистрры 7 и 4закрыты.Информация хранится в форме зарядана конденсаторах 5. При этом логической1 соответствует заряженное состояниеконденсатора 5, а логическому О - разряженное состояние.Объединенные области истоков МДПтранзисторов 4 групп 6 элементов 3 памяти и подключенные к ним затворы вторыхМДП-транзисторов 8 предварительныхусилителей разряжены до низкого уровнянапряжения.Изменение напряжения на разрядныхшинах 2 не может изменить этого состояния,так как первые МДП-транзисторы 7 закрыты.При считывании информации разрядные шины 2 заряжаются до высокого уровня напряжения. На одну из адресных шин 1подается высокий уровень напряжения, исоответствующие МДП-транзисторы 4 открываются, подключая выбранные конденсаторы 5 к затворам вторых МДП-транзисторов 8.Информация распознается по состояниювторых МДП-транзисторов 8, т.е. открытыони или закрыты (на дополнительных адресных шинах 9 низкие уровни напряжений).Если второй МДП-транзистор 8, открытчто соответствует заряженному выбранному конденсатору 5, то происходит разрядпредварительно заряженной разрядной шины 2 - в данном случае считывается логическая 1.Если МДП-транзистор 4 закрыт, чтосоответствует разряженному выбранному конденсатору 5, то соответствующая разряд ная шина 2 остается заряженной - в данном случае считывается логический 0.Изменение напряжения на разрядных шинах 2 регистрируется усилителями считывания (входящими в состав ЗУ).По окончании процесса считывания на адресную шину 1 подается низкий уровень напряжения.Так как в процессе хранения информации, (а также при считывании) заряженные конденсаторы 5 разряжаются, накопитель15 для запоминающего устройства требует периодического восстановления (регенерации) хранимой в нем информации.Процесс регенерации осуществляется следующим образом: сначала определяется состояние конденсаторов 5, затем осуществляется запись считанной информации.Информация восстановляется во всех запоминающих элементах.В связи с тем, что при считывании инф рмации происходит условный ( в зависимости от состояния конденсаторов 5) разряд разрядных шин 2 до низкого уровня .напряжения, обеспечивая тем самым возможность применения малочувствительных усилителей считывания и высокую надежность считывания, не хуже, чем у накопи-. З 0телей, построенных на трехтранзисторных, запоминающих элементах.Однако если в накопителе, построенном на базе трех транзисторных запоминающих элементов, для обслуживания запоминающего конденсатора требуется три МДП- транзистора, в предлагаемом устройстве для этой цели используется меньшее число.Число элементов 3 памяти в одной группе 6 определяется из следующих соображений. 40При открывании МДП-транзистора 4 конденсатор 5 подключается параллельно пара зитной емкости, образованной истоками МДП-транзисторов 4 группы 6 элементов и затвором, и истоком соответствую щих второго 8 и первого 7 МДП-транзис-торов предварительного усилителя.При этом приращение напряжения на объединенных истоках МДП-транзисторов 4 группы 6 элементов должно быть больше порогового напряжения второго МДП-тран 50 зистора 8 для обеспечения разряда разрядной шины 2 при считывании информации.Приращение напряжения на объединенных истоках адресных транзисторов 4 группы 6 элементов (пренебрегая емкостью затво. ра второго МДП-транзистора 8 и истока первого МДП-транзистора 7) определяетсявыражениемгде ЬУ - приращение напряжения;У 5 - напряжение на обкладках конденсатора 5;Уе - напряжение на объединенныхистоках МДП-транзисторовгруппы 6 элементов;С 5 - емкость конденсатора 5;С- емкость объединенных истоковМДП-транзисторов группы 6элементов. Так как приращение напряжения 13 должно быть больше порогового напряжения МДП-транзисторов 1.)вор., и учитывая, чтоСб =и С 4,где и - число МДП-транзисторов 4 вгруппе 6 элементов;с 4 - емкость истока одного МДПтранзистора 4, то число и определяется величиной ипОЯ С 4 Так как значения 1.1 б перед считываниемблизко к нулю, то обычно в пределах от 4 до 1 О количество нецелесообразно, ние большего числа МДПприводит к необходимости азмеров конденсаторов 5). разом, накопитель для запостройства имеет высокую наи большой информационной интегральном исполнении. и находится (меньшее а подключе транзисторов увеличения рТаким об минающего у дежность пр плотности в ула изобретен Накопитель для запоминающего устройства, содержащий запоминающую матрицу, элементы памяти которой состоят из МДП- транзисторов и конденсаторов, отличающийся тем, что, с целью повышения надежности накопителя, в него введены предварительные усилители, а МДП-транзисторы и конденсаторы разбиты на группы, причем каждый предварительный усилитель состоит из первого и второго МДП- транзисторов, стоки которых подключены к разрядной шине, исток первого и затвор второго каждого из МДП-транзисторов соединены с истоками МДП-транзисторов каждой группы элементов памяти, стоки которых подключены к одним из выводов конденсаторов, другие выводы которых подключены к одним из адресных шин, затворы МДП-транзисторов каждой группы элементов памяти подключены к другим/ Составитель В. Хорошунов Редактор Е. Папп Техред А. Бойкас Корректор В, Синицкая Заказ 4676/74 Тираж 622 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж - 35, Раушская наб., д, 4/5 филиал ППП Патент, г. Ужгород, ул. Проектная, 4адресным шинам, затвор первого и истоквторого МДП-транзисторов подключены кдополнительной адресной шине.Источники информации,принятые во внимание при экспертизе 81. Караханян Э. Р. Динамические элементы ЭВМ со структурой МДП. М Сов. радио, 1979, с. 197.2. Патент Франции2246021, кл. 6. 11 С 11/40, опублик, 1975 (прототип).