G11C 11/40 — транзисторов

Номер патента: 646371

Опубликовано: 05.02.1979

Авторы: Аваев, Наумов

МПК: G11C 11/40, G11C 7/00

Метки: записи, запоминающих, инжекционным, информации, питанием, считывания, устройствах

...входные тракзисторы запоминающей ячейки выключены. В режиме записи потенциал одной из адресных шин понижают на величину 0,2 - 0,3 в и на столько же понижают потенциал на шине разрешения записи-считывания 10. Одновременно увеличивают на 1 - 2 порядка ток в шину питания 11 одного из разрядов. На одну, из информационных шин в соответствии сзаписываемой информацией подается сигнал логического 0 (напряжение, близкое к напряжению на шине разрешения), а. на другую - 1 (ток в шине отсутствует). На базы транзисторов 5, б разрядного формирователя выбранного разряда от дешифратора разрядов подается сигнал логического 4О, в то время как в остальные формирователи от дешифратора разрядов подаются логические 1 (отсутствует ток на входе формирователя по...

Номер патента: 649035

Опубликовано: 25.02.1979

Авторы: Гусева, Куриленко, Невядомский, Опенько, Сидоренко, Яровой

МПК: G11C 11/40

Метки: памяти, программируемый, элемент

...подключен к шине записи, а сток его соединен со стоком второго МДП-транзистора, исток которого подключен к шине считывания, а затвор - к шине выборки и к затвору первого МДП-транзистора, причем МДП-транзисторы выполнены с индуцированным каналом, при записи применяется режим прямого туннелирования, а при стирании - лавинная инжекция 31.Однако этот элемент памяти имеет сложную систему адресации и управления, так как в режиме записи необходимо коммутировать высоковольтные сигналы, а в режиме считывания - низковольтные. Следствием этого является увеличение мощности, потребляемой элементом памяти в режиме6490353записи, и усложнение управляющей электроники.Целью изобретения является уменьшение мощности, потребляемой элементом памяти,...

Номер патента: 658600

Опубликовано: 25.04.1979

Авторы: Березкин, Володин, Полубояринов, Ракитин

МПК: G11C 11/40

Метки: запоминающее

...адресному формирователю 7, а и-базой через разрядную шину 8 к разрядному формирователю 9. Адресный формирователь 7 содержит многоэмиттерный транзистор 10, соединенный через дополнительный диод 11 с выходным транзистором 12, коллектор которого подсоединен к первой адресной шине 5. Вторая адресная шина 6 через выходной транзистор 13 подсоединена к базе мно- р гоэмиттерного транзистора 10.В отсутствии обращения шины 5 и 8 находятся под одинаковым положительным потенциалом 1-2 в), а шина 6 - под нулевым. Информация в элементе хранится в виде зарядов на барьерных емкостях р-и переходов составляющего транзистора 4, причем состоянию 1 соответствуют разряженные емкости, а в состоянии 0 на емкостях присутствуют запирающие напряжения (порядка од-...

Номер патента: 661605

Опубликовано: 05.05.1979

Авторы: Кассихин, Люмаров

МПК: G11C 11/40, G11C 7/06

Метки: запоминающих, матрицы, однотранзисторных, считывания, усилитель, элементов

...геометрические размеры, крутизну и пороговыенапряжения, а емкости шин 15 и 16равны, усилитель считывания можетобнаружить бескояЕчно малую разницу напряжений в фиктивной и рабочейячейках,Б реальной схеме существует несимметрия. Плеч триггера из-за разницы пороговых напряжений транзисторов 1 и 2, геометрических размерових каналов, емкостей шин 15 и 16.Эта,несимметрия приводит к тому,что требуется вполне определенная минимальная величина разности напряжений в рабочем и Фиктивном элемен" те памяти, зависящая от величины разбаланса плеч триггера считывания, Основной вклад в него дает разность пороговых напряжений транзисторов 1 и 2, котоця принципиально ограничивает чувствительность усилителя величиной этой разности, а также разбаланс...

Номер патента: 662971

Опубликовано: 15.05.1979

Авторы: Громов, Игумнов, Фролов

МПК: G11C 11/40

Метки: динамический, элемент

...содержит МДП-юранзистоУ 1, конденсаторы 2 и 3 и источникпеременного напряжейия 4. Первое устойчивое состояние устройства определяется нулевым напряжением на затворе, что соответствует открыто му состоянию МДП-транзистора (со встроенным каналом) и минимальному сопротивлению его канала при Ц=О, В этом состоянии на выходе имеется напряжение, близкое к нулю ( ц -О), которое опревыкделяетеясоотношением между сопротивлением канала и реактивным сопротивле, нием емкости 3 на рабочей частоте. При 4 алом сопротивлении канала МДП-гранпотребляемая мощность близкаПереход из первого устойчивого состояния во второе начинается с момента подачи на вход схемы напряжения отрицательной полярности. При этом ток стока уменьшается...

Номер патента: 681455

Опубликовано: 25.08.1979

Авторы: Аверкин, Костюк, Сидоренко, Смирнов, Троценко, Хцынский, Чекалкин, Юхименко

МПК: G11C 11/40

Метки: памяти, ячейка

...ячейки памяти.Ячейка памяти содержит первый транзистор 1 информации, затвор и истокегоЙодключены соответственно к адресной фф2 и разрядной 3 шинам, а сток- к истоку второго транзистора 4, затвор которого соединен с истоком третьего транзистора 5. Сток второго транзистора 4подключен к шине питания 6, исток егосоединен со стоком третьего транзистора 5, загворкоторого подключен к шине7 тактовых импульсов.Часть затвора транзистора 5, примыкающая к истоку, образует МДП-структу- зэру или с более "низкимф значением порсьгового напряжения (включая изменениесвоего знаке на противоположный), илис более высокой удельной емкостью, чемдругая часть,4 гЧасть схемы, содержащая второй 4и третий 5 транзисторы, при наличиипитающих напряжений, приложенных к...

Номер патента: 690565

Опубликовано: 05.10.1979

Автор: Барашенков

МПК: G11C 11/40

Метки: ассоциативного, накопителя, памяти, элемент

...адресной шине 5,а также предварительный заряд шины сравнения 10, во втором такт:е импульс опрбса на первую шину опроса 11 не подается, что и обеспечивает сохранение сигнала"0" на входе транзистора 12, а также потен.циала логической "1" шины сравнения 10, со.ответствующего совпадения при поиске "0"и "Г. Таким образом, режим маскированияИ при поиске отличается от режима поиска"0" блокнрЬванием импульса опроса по пер.вой шине опроса 11 во втором такте.Таким образом, на затворе транзистора 12.в процессе поиска устанавливается значениерезультата сравнения хранимой в запоминающем элементе информации с внешней информацией, поступающей в ассоциативное заломи. нающее устройство (АЗУ) для операции поис. 30 35 40 45 50 55 ка, В случае совпадения...

Номер патента: 693437

Опубликовано: 25.10.1979

Автор: Барашенков

МПК: G11C 11/40

Метки: памяти, ячейка

...управляющего транзистора соединен с одной из обкладок вспомогательного конденсатора.Сущность изобретения поясняетсячертежом, на котором представленаэлектрическая схема ячейки памяти.Она содержит основной накопительный элемент, например конденсатор 1,вспомогательный накопительный элемент,например конденсатор 2, адресный транзистор 3, сток которого соединен с разрядной шиной 4, затвор - с адреснойшиной 5, исток соединен с вспомогательным конденсатором 2, со стокомтранзистора считывания 6, исток котороггсоединен со стоком запоминающего транзистора 7, затвор - с тактовой шиной 8,а затвор запоминающего транзистора 7соединен с истоком транзистора записи 9 и основным конденсатором 1, шину записи 10, разрядную шину 11, первый...

Номер патента: 702411

Опубликовано: 05.12.1979

Авторы: Журавский, Селигей, Тростянецкий

МПК: G11C 11/36, G11C 11/40

Метки: дешифратор, запоминающего, устройства

...12 открыты,Аналогично закрывается один из транзисторов 6 и открывается соответствуюший транзистор 11, остальные транзисторы 6 открыты, а транзисторы 11 закрыты, Закрытый транзистор 6 запираетсоединенный с ним диод 14, На соединенной с диодом 14 шине 2 повьппаетсянапряжение, т. е. происходит возбуждение шины 2. Ток опроса возникает в одной шине 4, подключенной одним концомк возбужденной шине 2, а другим концом - к возбужденой шине 1, соединенной с открытым транзистором 5. В остальных шинах 4 подключенных к возбужденной шине 1, ток опроса не возникает, так как аноды диодов 14 имеютнизкий уровень напряжения, равный падению напряжения на циодах 14 и открытых транзисторах 6, Резистор 1 3является тбкозадающим, Диод 14, соединенный с...

Номер патента: 723680

Опубликовано: 25.03.1980

Авторы: Гурьев, Метрик

МПК: G11C 11/40

Метки: памяти, полупроводниковая, ячейка

...время действия первого55и второго тактовых импульсов. Во воемя действия первого тактового импульса открыты также. транзистор 3 считывания и, в случае хранения 1, инФормационнЫй транзистор 4, поэтому через бОтранзисторы 4, 3 и 1 происходит зарядпаразитной емкости разрядной шины 8ь случае хранения .1 в ячейке па-мяти (считывание 11). Если в ячейке памяти хранится 0, то инфор- б 5 мационный транзистор 4 закрыт и перазитная емкость на эарядится (считывание0 ) . Во воемя действия второго тактового импульса транзистор 3считывания закрывается, на разряднуюшину 8 подается код записываемого числа 1 или 10, транзистор 2 записи открывается импульсом,. поступаюк 1 имна вторую шину 11 тактового питания,и запоминающий конденсатор 12 подключается к...

Номер патента: 723681

Опубликовано: 25.03.1980

Авторы: Дятченко, Подопригора

МПК: G11C 11/40, G11C 7/22

Метки: выборки, импульсов, памяти, формирователь, элементов

...0 .,ц- падение напряжения нвпереходе база-эмиттер открытого транзистора 10;1 - ток базы транзистора 10; Й - сопротивление резистора 5Причем О " О , , т,е, произошло повышение потенциала шины выборки 6.После того, квк выключится генератор тока выборки 7, начнется повышение по 30 вьнцивлв базы транзистора 2. Так как р-и-р транзистора 1 является более инерционным, чем п-р-и транзисторы 2 и 10, то его ток коллектора обеспечивает повышение потенциала базы транзистора 2 настолько, что включается транзистор 2 и выключается транзистор 10. Это приводит формирователь импульсов в первоначальное состояние, когда транзистор 2 открыт, а транзисторы 1 и 10 закрыты, В свою очередь, потенциал шины выборки 40 7236830 - падение напряжения нв...

Номер патента: 729636

Опубликовано: 25.04.1980

Авторы: Еремин, Стоянов, Сухоруков, Хорошунов

МПК: G11C 11/40

Метки: запоминающего, матричный, накопитель, полупроводникового, устройства

...транзистора и с затворами словарных транзисторов смещения, истокикоторых соединены со вторыми выводамипитания соответствующих запоминающихэлементов на МДП-транзисторах и с истоками, соответствующих словарных транзисторов выборки, затворы которых подключены к соответствующим словарным шинам,стоки словарных транзисторов вьтборкя и словарных транзисторов смещения подключенык шине питания, соединенной со стокомнагрузочного транзистора и с затворочтранзистора обратной связи,На чертеже дана структурная схемаматричного накопителя,Матричный накопитель содержит запоминающие элементы 1, словарные 2 иразрядные 3 шины, шину нулевого потенциала 4 и шину питания 5, словарныетранзисторы 6 выборки, словарные транзисторы 7 смешения, нагрузочный...

Номер патента: 744724

Опубликовано: 30.06.1980

Авторы: Березин, Кимарский, Кузовлев, Онищенко, Федонин

МПК: G11C 11/40

Метки: запоминающее, матричное

...эмиттеры первого и второго транзисторов соединены с шиной нулевого потенциала и базами четвертого и. пятого транзисторов, эмиттер третьего транэистора соединен с первой разрядной шиной; эмиттер четвертого транзистора подключен к адресной шине, эмиттер пятого транзистора подсоединен ко второй разрядной шине, усилители считывания, каждый из которых " выполнен на четырех транзисторах, базышестого и седьмого из которых подключены к шине нулевого потенциала и эмиттеру восьмого транзистора. эмиттер девятого транзистора соединен с базой шестого транзистора, информационную шину, шину питания, шину разрешения считывания и шину счить 1 вания, в нем вторые коллекторы первых транзисторов каждой группы ячеек памяти подключены к...

Номер патента: 746726

Опубликовано: 05.07.1980

Авторы: Кильметов, Механцев, Сухоруков

МПК: G11C 11/40

Метки: запоминающий, элемент

...элемент состоит из двух инверторов, первый из которых выполнен на МДП-гранзисторах 1,2, второй - на МДП-транзисторах 3,4, элемента с напинейчой характеристикой, например стабилитрона 5, шин 6, 7 питания. Транзисторы в инверторах выбирают таким образом, что отношение произведения суммарной проводимости транзистора 4 и шунтирующего его стабилитрона 5 на проводимость транзистора 1 противополо 26 4жного типа в соседнем инверторе к произведению проводимостей двух другихтранзисторов 2 и 3, меньше единицы принапряжении равном или меньше напряжения хранения, в при напряжении равномили большем напряжения записи это отношение больше единицы,Запоминающий элемент работает следующим образом,В режиме храненияинформации на шине 6...

Номер патента: 748508

Опубликовано: 15.07.1980

Авторы: Стоянов, Сухоруков, Хорошунов

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...выход которогосоединен со вторым входом матричногонакопителя, первые входы Формирователя управляющих сигналов соединены свыходами дешифратора строк, второйвход формирователя управляющих сигналов соединен со входом дешифраторастрок и входом формирователя сигналов считывания-записи, введены Формирователь сигналов наличия информации и мультиплексор, первый входкоторого соединен с выходом формирователя сигналов наличия информации,входы которого соединены с выходамиматричного накопителя, второй и третий входы мультиплексора соединенысоответственно с первым и вторымвходами формирователя входных сигналов, выходы мультиплексора подключены соответственно к третьему входуФормирователя входных сигналов и выходу формирователя выходных...

Номер патента: 752477

Опубликовано: 30.07.1980

Авторы: Алферов, Гладков, Рыбальченко, Щербинин

МПК: G11C 11/40

Метки: запоминающий, элемент

...14, ограничивающая ка752477 1 нал область 15, базовая область 1 б, эмиттерная область 17 и изолирующий слой диэлектрика 18.Введение резистора 5 обеспечивает положительную обратную связь между эмитте ром биполярного транзистора 1 и затвором полевого транзистора 2 за счет падения напряжения на резисторе при протекании тока через коллектор биполярного транзистора, например при положительном импульсе 10 напряжения на его базе, что вызывает уменьшение потенциала на затворе полевого транзистора и увеличение протекающего через него тока. В результате чего оба транзистора переходят во включенное со стояние.Для переключения элемента в непроводящее состояние необходимо на базу биполярного транзистора 1 подать отрицательный импульс или на...

Номер патента: 752483

Опубликовано: 30.07.1980

Авторы: Деркач, Заброда, Корсунский, Мержвинский

МПК: G11C 11/40, G11C 17/00, G11C 5/00 ...

Метки: матричный, накопитель

...накопитель следующим образом.В режиме записи информации выбранная числовая шина 1 подключается к шине нулевого потенциала, а остальные числовые шины - к источнику высокого потенциала либо отключаются от внешних цепей. На выбранную входную шину 7 подается потенциал записи, а на остальные - нулевой потенциал, При этом транзисторы 4, подключенные к выбранной числовой шине 1, переходят в режим насыщения, а остальные находятся в режиме отсечки. В соответствии с записываемой информацией на выходные шины 5 подается ток записи или нулевой потенциал, В первом случае ток записи через выбранный транзистор 4, находящийся в насыщении, попадает на соответствующую разрядную шину 2, а затем через элемент 3 связи - на выбранную числовую шину 1. Таким...

Номер патента: 763966

Опубликовано: 15.09.1980

Автор: Пастон

МПК: G11C 11/34, G11C 11/40

Метки: динамический, памяти, элемент

...выполнении описываемая ячейка представляет собой следующую структуру: на рподложке 14 расположен пф-скрытый слой 12, являющийся одновременно шиной 12 и истоком 3 полевого транзистора. На слое 12 выполнены 0 Гп)- -слой 4, являющийся базой биполяр 66 фного транзистора,-канал 11 полевого транзистора, рр-) -затвор 9полевого транзистора, являющийсяколлектором биполярного транзистора,Ррф) -эмиттер 7 биполярного транзистора, соединенный общим электрическим контактом в виде проводящейметаллической шины 13 с и -стоком6 полевого транзистора,Работа ячейки основана на возможности хранения двоичной информациив зависимости от того, в проводящем(логический "О") состоянии она находится. Запись логического "Оф осуществляется следующим образом: на...

Номер патента: 767839

Опубликовано: 30.09.1980

Авторы: Стоянов, Хорошунов

МПК: G11C 11/40

Метки: динамический, запоминающий, многоустойчивый, элемент

...опорного напряжения).Иногоустойчивый динамический запоминающий элемент содержит информациойный транзистор 1,транзистор считывания 2,.шину 3 опорного потенциа;ла,транзистор записи 4,запоминающий ,кондейсатор 5,разрядную шину б,шины считывания 7 и записи 8, шину 9 нулевого потенциала.Нормальное функционирование заломинающего элемента обеспечивает" ся при выполнении режимов записи ф информации, хранения информации, считывания и регенерации.В режиме записи информации на шину 7 считывания информации подается низ" кий уровень, на шину 8 записи - высокий уровень, а на разрядную шину б - уровень напряжения, подлежащий записи в ячейку. Транзистор записи 4 открывается, и запоминающий кон.- денсатор 5 заряжается. до уровня, напряжения,...

Номер патента: 769628

Опубликовано: 07.10.1980

Авторы: Костюк, Прокофьев, Сидоренко, Сирота, Смирнов, Таякин

МПК: G11C 11/40

Метки: запоминающее, мдп-транзисторах, оперативное

...времени 29 осуществляется обработка адреса дешифраторами 9 и 10 и формирование высоких уровней напряжения на одном из выходов дешифратора 9 строк и на одном из выходов дешифратора 10 столбцов. В интервале 31 времени блок 12 обеспечивает на своем выходе высокий уровень напряжения, которое через соответствующий адресный ключ 14 поступает на одну из словарных шин 6, вследствие чего информация из запоминающих элементов 1, находящихся в выбранной строке накопителя, поступает на соответствующие шины 5. Если емкость затвора транзистора 2 заряжена, т. е. в запоминающем элементе хранится 1, то в интервале 31 времени на соответствующую шину 5 передается высокое напряжение от источника питания Е через транзистор 2 и блок 3 адресации. В случае...

Номер патента: 773727

Опубликовано: 23.10.1980

Автор: Милошевский

МПК: G11C 11/36, G11C 11/40

Метки: запоминающий, элемент

...работает следующимобразом.Пусть б - гатенциал точки- 7,. 8, 9, 10). Пусть также напрякение обратного пробоя диода 5 меньше напряжений обратного пробоя перехадон сток в подлож транзисто - рон 1 - 4Если разность потенциалов Ч7 достаточна для того, чтобы триггер, состоящий из транзисторов 1-4, имел два устойчиных состояния, но меньше, чем напряжение обратного пробоя диода 5 (режим хранения инФормации), .о ЗЭ может при этом находиться н любач из днух устойчивых состояний . В первом состоянии (пусть оно соответствует, например "О" двоичной инфор.ации транзисторы 4 и 2 закры.сы, а 3 и 1 - открыты, Во второй состоянии( соответствующем "1" двоичной информации) транзисторы 4 и 2 открыты, а 3 и 1 - закрыты. В обоих со"таяниях мощность,...

Номер патента: 773728

Опубликовано: 23.10.1980

Авторы: Заброда, Кардащук, Лесничий, Максимчук, Мержвинский, Мороз-Подворчан

МПК: G11C 11/36, G11C 11/40, G11C 5/02 ...

Метки: матричный, накопитель

...образом.В режиме записи на шину 15 подают нулевой потенциал, а на шину 13положительный потенциал, например2-5 В, на одну иэ шин 10 и 14 подаюттоки выборки. В результате открываются транзисторы 9 и 11, соединенныес выбранными шинами, и подключаютодну из числовых шин 1 к общей шине 15.Остальные шины 1 остаются отключенными от общей шины 15, так какв цепочке транзисторов 9, 11 этихшин хотя бы один оказывается закрытым.На одну иэ шин 8 подают потенциал записи, а на остальные - нулевойпотенциал. При этом транзисторы 5,подключенные к выбранной числовойшине 1 переходят в режим насыщения,а остальные находятся в режиме отсечки. В соответствии с записываемойинформацией на выходные шины 6 пода-.ется ток записи или нулевой потенциал. В...

Номер патента: 773738

Опубликовано: 23.10.1980

Авторы: Кузнецов, Потемкин, Уральский

МПК: G11C 11/36, G11C 11/40

Метки: запоминающий, элемент

...и четвертый МДП-транзисторы 1-4, образующие триггер 5, разрядную шину 6, адресную шину 7, пятый МДП-транзистор 8, диод 9, тактовую шину 10 и шестой МДП-транзистор 11.Устройство работает следующим образом.При записи логической ф 1" в исходном состоянии на шины 6 и 7 подается логическая "1", а на шину 10-"О". За логический "0" принимается нижний уровень напряжения (В), а за логическую "1" - верхний уровень (ь+Е 1 ). В этом случае транзистор 8 закрыт, а транзистор 11 открыт и в триггере 5, состоящем из транзисторов 1-4, хранится информация полученная от предыдущей записи. В следующий момент времени снимается питание триггера 5, т.е, на шину 10 подается "1" и транзистор 11 закрывается. Далее идет перепись "1" с шины 6 в триггер 5, для...

Номер патента: 788174

Опубликовано: 15.12.1980

Авторы: Кильметов, Механцев, Сухоруков

МПК: G11C 11/40

Метки: запоминающий, элемент

...4 питания, МДП-транзистор выбран таким образом, что его пороГовоенапряжение больше, чем напряжения отсечки диода с % -образной характеристикой,Запоминающий элемент работает следующим образом,В режиме хранения информации на шине 3 поддерживается положительный потенциал (О фиг. 2 а), величина которого больше напряжения отсечки диода 1, но меньшепорогового напряжения МДП-транзистора 2. Если в запоминающем элементе хранится код "0", то этому соответствует низкий потенциал на аноде диода 1, при этом МДП-транзистор 2 закрыт, а диод 1 открыт, Ток в выходной цепи запоминающего элемента равен остаточному току закрытого МДП-транзистора 2, Коду "1" соответствует высокий потенциал на аноде ди-. ода 1, при этом диод 1 закрыт. Ток в цепи...

Номер патента: 788175

Опубликовано: 15.12.1980

Авторы: Барашенков, Павлова

МПК: G11C 11/40

Метки: памяти, элемент

...9 управления, проходящими на затвор транзистора 2 опроса через запоминающий конденсатор 3. Величина сигнала на затворе транзистора 2 опроса определяется амплитуЗО дой сигнала на шине 8 управления, отношением величины паразитных емкостей затвора транзистора 2 и емкости конденсатора 3, состоянием конденсатора 3 и может быть достаточно большим для надежного открывания тран" эистора 2 опроса как при хранении сигнала логической "1"., так и логи 40 ческого "0". После окончания импульс-. 45ного сигнала на шине 8 проводимость транзистора 2 опроса определяется хранящейся на запоминающем конденсаторе3 информацией. 50 В случае хранения "1" транзистор 2 опроса открыт, что приводит к разряду конденсатора 4 после окончания импульса на шине 7 опроса...

Номер патента: 788176

Опубликовано: 15.12.1980

Авторы: Вартанов, Лашевский, Нусинов

МПК: G11C 11/40

Метки: запоминающее, полупроводниковое

...6 пред" заряда, управляемых по затвору им- ф пульсом, подаваемым по шине 8 импульсного питания, с другой стороны, числовые шины 7 подсоединяются к выходам дешифратора 1 строк накопителя через блок 4 проходных транзисторов строк, 45 управляемые по затвору импульсом, подаваемым по шине 9 импульсного питания.Работа устройства осуществляется следующим образом. 50Адрес на дешифраторе 1, т.е. напрякение на затворах ключевых транзисгоров 2 устанавливается в момент, соответствующий импульсу, подаваемому по шине 8. Импульс (шина 9) следует .эа импульсом (шина 8). При действии импульса (шина 8) происходит открывание транзисторов блока и заряд емкостей всех числовых шин 7 накопителя 5 от источника питания, подключенного к стокам транзисторов...

Номер патента: 799004

Опубликовано: 23.01.1981

Авторы: Гафаров, Лушников, Минков, Соломоненко, Уросов

МПК: G11C 11/40

Метки: мдптранзисторах, памяти, статическая, ячейка

...5, затвор которого соединен с числовой шиной б, Междустоком транзистора 2 и разряднойшиной 7 включен транзистор 8, затвор 25которого также соединен с числовойшиной б. Между стоком транзистора 1и разрядной шиной 4, и между стокомтранзистора 2 и разрядной шиной 7включены, соответственно, элементы 9и 10, сопротивление утечки которых .меньше сопротивления утечки стокаМДП-транзистора 1 или 2 в закрытомсостоянии.В режиме хранения информации числовая шина б имеет потенциал нижепорогового напряжения транзисторов5 и 8 (логический 0). Еслисток транзистора 1 имеет потенциалвыше порогового напряжения транзистора 2 (логическая ф 1 ф), а сток транзистора 2 имеет потенциал логического 0, то это состояние хранитсянеограниченно длительное...

Номер патента: 822290

Опубликовано: 15.04.1981

Авторы: Валихметов, Кулаков, Лихошерстов, Рябцев

МПК: G11C 11/40

Метки: запоминающееустройство, полупроводниковое

...подключены -к второйшине записи-считывания, а выходы элементов ИЛИ подключены к другим входам матричного накопителя, информационные входы которого подключены квыходам соответствующих элементовИЛИ-НЕ, входы которых подключейы квходным информационным шинам. На чертеже представлена Функциональная схема полупроводникового запоминающего устройства.Устройство содержит блоки памяти, обьединенные в матричный накопитель 1, выходцые шины 2, регистр 3 инфор-, мации, селектор 4, выходные шины 5 устройства, входы 6 и 7 матричного накопителя, формирователи 8 выборки,дешифратор 9 адреса, регистр 10 адреса, адресные формирователи 11, адресный вход 12 матричного накопителя,дополнительный дешифратор 13 адреса,.элементы 14 ИЛИ, элементы 15 ИЛИ-НЕ,шины 16...

Номер патента: 834767

Опубликовано: 30.05.1981

Авторы: Милошевский, Яковлев

МПК: G11C 11/40

Метки: памяти, элемент

...- напряжение перекрытия кана%ла транзистора х (1=2, 3,. 4, 5) .Пусть крутизна транзисторов 2 и 3 выше, чем крутизна транзисторов 4 и 5( и 1 оЬ 1 М 4 э ЭП работает следующим образом.Если 067 удовлетворяет условию (1) (режим хранения информации), то ЭП может находиться в любом из следующих двух устойчивых состояний, В первом состоянии (пусть оно соответствует, например, 0 двоичной информации) транзисторы 2 и 3 закрыты, а 4 и 5 открыты, вследствие чего У близко к О. Во втором состоянии, соответствующем 1 двоичной информации, транзисторы 2 и 3 открыты, а 4 и 5 закрыты и Ц близко к Ц 6. В обоих состояниях мощность, рассеиваемая ЭП, мала и обусловлена лишь токами утечки.Если ц- увеличить настолько, чтобы оно несколько превысило Уи (режим...

Номер патента: 836680

Опубликовано: 07.06.1981

Автор: Фурсин

МПК: G11C 11/40

Метки: динамический, запоминающий, элемент

...включаются двумя входами. Наличие только пвух входов у таких матричных динамических эле 15 ментов (МДЭ) приводит к низкомубыстродействию и низкой помехоустойчивости, а также резко усложняет схемы сбрамления, так как по указанным двум вхоцам должны осуществляться питание МДЭ (и регенерация накопленного на его емкостях заряда наличие или отсутствие которого ставят в соответствие записанной в элемент информации - логической 1" или логическому "0) перезапись информации и ее считывание.Известны также МДЭ Эи 4Наиболее близким по технической сущности к изобретению является МДЭ 51 на двух дополняющих биполярных транзисторах, содержащий первый и второй вывоцы питания и управляющий вход, эмиттерМр-и транзистора соединен с первымвходом элемента,...