Мохор

Номер патента: 1827673

Опубликовано: 15.07.1993

Авторы: Герасимов, Давыденко, Литвиненко, Мохор, Оленич, Петренко

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...сумматора, со сдвигом на три разряда вправо и, одновременно на входы разрядной дискреты блоков частичной суммы второй группы, На информационный вход первого блока частичной суммы второй группы подана константа 0,01000, на вход частичной суммы поступает код с выхода второго блока частичной суммы первой группы 01,0000, на управляющий вход - первый разряд входной кодовой комбинации, равный О. Ка выходе первого блока частичной суммы второй группы образуется результат 01.00000. На информационный вход второго блока частичной суммы второй группы подана константа 0,01 100, на вход частичной суммы поступает код с выхода третьего блока частичной суммы первой группы, на управляющий вход второй разряд входной кодовой комбинации, равный 1, На...

Номер патента: 1735845

Опубликовано: 23.05.1992

Авторы: Давыденко, Литвиненко, Мохор, Оленич, Труш

МПК: G06F 7/548

Метки: вычисления, гиперболических, функций

...вход первого блока частичной суммы третьейгруппы подана константа 0.0101, навход частичной суммы поступает кодс выхода второго коммутатора, навход разрядной дискреты поступаетвторой разряд выходной кодовой комбинации, равный 1, на управляющий.вход - первый разряд входной кодовой,комбинации, равный 1. На выходеданного блока частичной суммы вырабатывается результат, равный 0.1111.На информационный вход второго блока частичной суммы третьей группыподана константа 0.1000. На вход частичной суммы поступает результат стретьего коммутатора, на управляющийвход и вход разрядной дискреты - второй разряд входной кодовой,комбинации. На выходе блока образуетсярезультат, равный 0.1000,С выхода первого блока частичнойсуммы первой группы...

Номер патента: 1674113

Опубликовано: 30.08.1991

Авторы: Давыденко, Литвиненко, Мохор, Оленич, Труш

МПК: G06F 7/556

Метки: вычисления, функций

...для функций у у = )и (1 + х) справедливо соот 1 в у= йв хщ+ ;ги -(1 п +О, при а=0 10 1,прищ 1,Вычисление функции у = е" происходит при щ=1 иМ=О, функцииу=х", при а=а+ ( (щ - число отличное от О и 1) и 1 = 1, функции у=)и(1+х), при щ-Ои 1 =1, 15Формула изобретенияУстройство для вычисления функций у = е", у - х, содержащее первый коммутатор, о т л и ч а ю щ е е с я тем, что с целью расширения функциональных возможностей 2 за счет вычисления функции у = )и (1+ х), в него введены блок синхронизации, и - 1 (где и - разрядность аргумента) коммутаторов, (и -ф и)/2 блоков вычисления констант, (пф - и)/2 умножителей, (и - и)/2 25 сумматоров-вычитателей, и - 2 преобразователей кодов, (и -Зп + 2)/2 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и комбинационный...

Номер патента: 1564618

Опубликовано: 15.05.1990

Авторы: Давыденко, Литвиненко, Мохор, Оленич, Рогозин

МПК: G06F 7/556

Метки: вычисления, логарифмов

...подается ня третий вход сумматора результата со сдвигом на дВя разряда - О,0 100, и одновременно комбинация 1,0000 подается на информационные входы четвертого и пятого коммутаторов 1, на управляюпце входы которых подаются соответсгвенно 1-й, 2-й разряды мантиссы аргумента, равУ 011 1 1 й 1 Четвертый коммутатор закрывается а пятый открывается, на выгодах этих 53 коммутаторов появляются комбинации 00000, 1.0000, поступающие далее на первые входы первого и второгоумножителей 5, на вторые входы которых подаются константы 0.1010,0.1000. На выходах умножителей появляются комбинации 00000, О, 1000, подаваемые далее на входы четвертого и пятого преобразователей 4 кода, на выходах которых образуются комбинации в дополнительном коде 0,0000,...

Номер патента: 1550513

Опубликовано: 15.03.1990

Авторы: Давыденко, Евдокимов, Литвиненко, Мохор, Рогозин, Труш

МПК: G06F 7/556

Метки: вычисления, функции

...икоммутатогруппы умножителей 4, сопо и-К(с = 12,е.,ителей,рехвходовой коммутатор сэлемент 5 И.стройство работает следум ля функции у = е" справующее соотношение:+ 1/5 у(4)х(1)25На выходах коммутаторов первойгруппы формируются величиныт30де п = 1,2 п на выходахервых сумматоров всех групп формиру-.тся величины у(ш).35Формула изобретенияУстройство для вычисления функции= е , содержащее первую группу из П(где и - число разрядов аргумен 1 а),сумматоров, вторую группу из одного сумматора, о т л и ч а ю щ ее с я тем, что, с целью повьппения Фочности, в него введены пгруппа йоммутаторов, пгруппы умножителей, 45 игруппы сумматоров, сумматор результата, а во вторую группу сумматоров введены псумматора, причемвыход значения функции устройства...

Номер патента: 1441393

Опубликовано: 30.11.1988

Авторы: Гуляев, Литвиненко, Мохор, Плющ, Трейтяк, Труш

МПК: G06F 7/552

Метки: возведения, двоичных, квадрат, разрядных, чисел

...первые входы сумматоров 1(1)-(и 1) по модулю два устройства поступают значения разрядов числа, возводимого в квадрат, на второй вход сумматора 1(1) поступает 1, С помощьюсумматора 1(2 п) выполняется Функ рия сравнения, на первый вход данного сумматора поступает свертка пошод 2 левой части соотношения (1), навторой вход - свертка по шой 2 правойчасти. соотношения (1), а с выхода сум матора 1(2 п) снимается результатсравнения. При равенстве указанныхсумм по шо 42 на выходе устройства появится О, при наличии сбоя 50Формула изобретения Устройство для возведения в квад,рат и-разрядных двоичных чисел по ВНИИПИ Заказ 6289/52 Произв.-полигр. пр-тие, г. авт,св, Р 699521, о т л и ч а ю щ ее с я тем, что, с целью повышения надежности за счет...

Номер патента: 1012249

Опубликовано: 15.04.1983

Авторы: Евдокимов, Кизим, Литвиненко, Мохор, Плющ

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...управления, щ блоков Вычисления итерации, где в - количество итераций, группа элементов И и три регистра констант, причем вход ар" гумента устройства соединен с вхо-. дом блока управления, выходы Мото" рого соединены с управляющими вхоф дами соответствующих блоков вычисле. ния итерации, первые входы которых соединены с установочными входами устройства, вторые входы первого блока вычисления итерации соединены с выходами первого регистра консоединены с входом блока управления, выходы 3-го (3+1)-го и (3+2) -го преобразователей прямого кода в дополнительный, где 3 = 1,4,73 ш, соединенй с (ф в )-м выходом блока уп+23равления. 2стант, выходы блоков вычисления итерации с первого по (ш)-й соединены с вторыми входами блоков вычисления итерации...

Номер патента: 1001093

Опубликовано: 28.02.1983

Авторы: Евдокимов, Кизим, Литвиненко, Мохор, Плющ

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...блок 2 памяти, блоки 3(1) и 3(2) памяти, Пи этом с выхода 7(1) полученный Ваап 1 подается на входы умножителей 4(2) и 4(3), полученноеозначение сов 1 поступает на входы умножителей 4(1) и 4(4). Из блока 3 (1) памяти поступает на вход умножителей 4(1) и 4(4) значение Б 1 п 1, из блока 3(2) памяти поступает на вход умножителей 4(2) и 4(3) значение со 5 1 о, Блок 1 управления содержит вход 8аргумента сумматор 9 по модулю два,группу 10 элементов НЕ, счетчик 11элемент И 12, элемент И-НЕ 13, выход14 и вход 15 тактовых импульсов,Работу устройства рассмотрим на примере, Пусть необходимо вычислить синуси косинус угла 10 ф, На информационном фзвходе блока 2 памяти имеем значение51 о 1 и со 5 1 . Блок 2 памяти можето обыть выполнен на группе...

Номер патента: 978146

Опубликовано: 30.11.1982

Авторы: Евдокимов, Кизим, Литвиненко, Мохор, Плющ

МПК: G06F 7/548

Метки: вычисления, функций

...для л-разрядного представленияаргумента,В знаковые разряды сумматоров 2)и 22 поступают с шифратора 5 по выходу 8 значения "0" или "1", определяющие зчаки для констант А)-А 4,значение "0" определяет знак "+", "1"знак "-". Значения, определяющие знаки для констант, берутся с старшиХразрядов, получающихся в шифраторе5 кодовых комбинаций.Используя знаки, в сумматоре 2происходит сложение -0,0011104 и+0,011110 и +0,010111.Полученный в сумматоре 2) код0,110101 поступает на первый входумножителя 42, двоичный код 0,100010иэ сумматора 22 поступает на первыйвход умножителя 4.В это же время на блок 3 и первыйвход умножителя 4) с умножителя 44поступает число й, равное 0,011111,которое получается путем умноженияв умножителе 4+ постоянного...

Номер патента: 879581

Опубликовано: 07.11.1981

Авторы: Евдокимов, Еременко, Зварич, Кизим, Мохор, Соловьев

МПК: G06F 5/02

Метки: кодов

...канала, на одиниз которых поступает информация соО счетчика, на другой - с входов 17.На выходе элемента И-НЕ 9 вырабатывается сигнал разрешения при условии несовпадения кодов на схемах 7.Сигнал разрешения открывает элеЗ мент И-НЕ 1 О. Импульсы, поступающие на вход 13 пройдя через элементИ-НЕ 1 О, будут одновременно заполнять счетчики 1,2,3 до тех пор, покакод, поступающий на входы 17, и код,; щ счетчика 1 сравняются, тогда элементИ-НЕ 9 выработает сигнал окончания,преобразования, поступающий на управляющий выход 22, он же является .сигнапом запрета для элемента И-НЕ 10.эЗ Поскольку каждый счетчик работает/счисления,а количество импульсов,поступающих на вход всех счетчиков, одинаково, то на выходе счетчиков 2 иозя 3 появятся...