Волновой цифровой интегратор

(51)5 О 06 Р 7/64 ЗОБРЕТЕНИЯ ПИСА У СВИДЕТЕЛ АВТОР 2 ил ГОСУДАРСТВЕННЫЙ НОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЧНРЫТИЯМПРИ ГКНТ СССР 1(71) Московский электротехническийинститут связи(54) ВОЛНОВОЙ ЦИФРОВОЙ ИНТЕГРАТОР(57) Изобретение относится к вычисли -БО 1550514 А 1 тельной технике и радиотехнике и может быть использовано в системах радиоуправления и радиоавтоматики, Целизобретения - снижение ошибки интегрирования, Интегратор содержит первый сумматор 1, первый умножитель 2на постоянный коэффициент, второйсумматор 3, первый блок 4 инвертирования знака, блок 5 задержки, третийсумматор 6, второй умножитель 7 напостоянный коэффициент, второй блок8 инвертирования знака, четвертыйсумматор 9, третий умножитель 10 напостоянный коэффициент, пятый сумматор 11Изобретение относится к вычислительной технике и может быть использовано в системах радиоуправления ирадиоавтоматики,Цель изобретения - снижение ошибки5интегрирования,На фиг, представлена структураинтегратора; на фиг,2 - графики фазовых характеристик, ОИнтегратор содержит первый суммато 1, первый умножитель 2 на постоянный коэффициент, второй сумматор 3,певый блок 4 инвертирования знака,блок 5 задержки, третий сумматор 6,второй умножитель 7 на постоянныйкоэффициент, второй блок 8 инвертирования знака, четвертый сумматор 9,третий умножитель 10 на постоянныйкоэффициент, пятый сумматор 11,Интегратор предназначен для встраивания в радиотехнические системы.Для конкретного выполнения волнового цифрового интегратора необходимо рассчитать коэффициент умножителя 2510 по формуле:.86 ЬА/1 Оьых+ вхггде 0 - средняя мощность помехи 30выхна выходе интегратора;Ог - средняя мощность помехиВхна входе интегратора,Устройство работает следующим образом, 35 Отсчет входного сигнала поступает одновременно на первые входы суммаорови 3, а также на второй вход40 сумматора 9На второй вход сумматора, 3 через блок 4 поступает отсчет с блОка 5 задержки, записанный в запоминающее устройство этого блока на прВдыдущем такте. Этот отсчет поступабт также на второй вход сумматора 6. Результат сложения в сумматоре 3умножается на коэффициент умножителя 2 и поступает на первый . вход сумматора 9,Результат суммирования умножается на коэффициент умножи" тепя 1 О и поступает на второй вход сумматора 11. Окончательный результат подается на выходные клеммы, Арифметические опера. ции в сумматорах 9 и 11 можно рас 55 сматривать соответственно, как пер- вуЮ и вторую ступени компенсации фазовых искажений, Коэффициент умножи" теля 10 определяет уровень компенсирующего сигнайа,На фиг,2 представлены графики фазовых характеристик устройства-прототипа (кривая 1) и волнового интегратора (кривая 2), По оси абсцисс отложено отношение частоты входного сигнала к частоте дискретизации, а пооси ординат - фазовый сдвиг в градусах.Таким образом, рассчитанная фазовая характеристика интегратора приближается к идеальной,Формула изобретенияВолновой цифровой интегратор, содержащий три сумматора, блок задержки, первый блок инвертирования знака, два умножителя на постоянный коэффициент, причем информационные входы интегратора соединены с входами первого слагаемого первого и второго сумматоров, выходы первого сумматора соединены с входами первого слагаемого третьего сумматора и входами блока задержки, выходы которого соединены с входами второго слагаемого третьего сумматора и входами первого блока инвертирования знака, выходы которого соединены с входами второго слагаемого второго сумматора, выходы которого соединены с входами первого умножителя на постоянный коэффициент, выходы которого соединены с входами второго слагаемого первого сумматора, выходы третьего сумматора соединены с входами второго умножителя на постоянный коэффициент, о т л и ч а ю щ и й с я тем, что, с целью снижения ошибки интегрирования, в него введены четвертый и пятый сумматоры, второй блок инвертирования знака и третий умно- житель на постоянный коэффициент, причем входы интегратора соединены с входами первого слагаемого четвертого сумматора, выходы которого соединены с входами третьего умножителя на постоянный коэффициент, выходы которого соединены с входами первого слагаемого пятого сумматора, выходы которого соединены с выходами интегратора, выходы второго умножителя на постоянный коэффициент соединены с входами второго слагаемого пятого сумматора и через второй блок инвертирования знака - с входами второго слагаемого четвертого сумматора,55054 Составитель А,ЧекановРедактор Л,Пчолинская Техред М.Дидык Корректор И,Муск Подписно 9 Зака Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 1 273 Тираж 55 Государственного комитет 3035, Москва, по изобретениям и открытиям при ГКНТ СССР