Устройство для сопряжения аналого-цифровых преобразователей с цифровой вычислительной машиной

Изобретение относится к вычислительной технике, в частности к средствам ввода измерительной информациив цифровые вычислительные машины(ЦВИ),Целью изобретения является расширение Функциональных возможностей засчет обеспечения обслуживания многопараметрических событий, поступающихот группы АЦП.На фиг, 1 представлена блок-схемаустройства; на Фиг. 2 - схема такто"вого генератора; на Фиг. 3 - схемаФормирователя синхросигналов; наФиг. 4 - блок-схема алгоритма (а) имикропрограмма (б), реализуемые устройством; на фиг. 5 - схема распределения вспомогательной и буферной памятей; на фиг. 6 - временная диаграммапроцедуры обращения к памятям .Устройство (фиг. 1) содержит К про.межуточных регистров 1 -1 к, регистр2, данных, сумматор 3, вспомогательНую память 4, первый адресный регистр 25, буферную память 6, регистр 7 слова состояния, память 8 микрокоманд,. второй адресный регистр 9, тактовыйгенератор 10, первый шинный формироатель 11, второй шинный формирова-ель 12, формирователь 13 синхросигалов, К информационных входов 14,ход 15 сигнала Тотовность", выход6 сигнала "Разрешение", входы-выходы17 устройства,Тактовый генератор 10 содержит(фиг. 2), триггер 18, вход установкив "1" которого служит первым входомгенератора и соединен с входом 15Сигнала Готовность" устройства, аЬход установки в "0" служит входомразрешения генератора и соединен спервым выходом регистра 7 слова состояния, элемент И 19, первый вход когорого соединен с выходом триггера8, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 20, транЭистор 21 типа КТ 315, конденсатор22 и резисторы 23 и 24. Причем выходЭлемента И 19 соединен со счетнымвходом регистра 5, а также с первымвходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 20 ичерез конденсатор 22 и транзистор 21коллектор которого соединен с шиной25 источника питания положительнойполярности, с вторым входом элемента1 19 и через регистор 24 с нулевойшиной 26 источника питания, а черезрезистор 23 - с выходом элемента14 СКЛЮЧАЮЦЕЕ ИЛИ 20, второй вход элемента ИСКЛЮЧАОЦЕЕ ИЛИ 20 служит управляющим входом тактового генератора 10 и соединен с вторым выходом Фор-. мирователя 13 синхросигналов.Формирователь 13 синхросигналов содержит (фиг. 3) последовательно соединенные элемент И 27, первый вход которого является первым установочным входом формирователя 13, триггер 28, элемент И-НЕ 29 элемент И 30, первый вход которого является вторым установочным входом формирователя, а выход - выходом сигнала ИНК первого выхода формирователя 13, элемент ИЛИ-НЕ 31, элемент ИЛИ 32, первый вход которого является синхровходом Формирователя 13, а выход - его вторым выходом, повторите.пь 33, выход которого соединен с вторым входом элемента ИЛИ-НЕ 31 и является выходом сигнала Д первого выхода формирователя, повторитель 34, выход которого является выходом сигнала СА первого выхода формирователя 13, повторитель 35, выход которого является выходом сигнала Чт первого выхода формирователя. Вторые входы элемента 27, триг гера 28, элементов 29 и 30 и входы повторителей 33 - 35 являются соответственно входами для сигналов ПрО, СбО, ЧтО, ЗпИ, СД, СА, ППС управляющего входа Формирователя 13.Промежуточный регистр 1 служит для приема и буферного хранения данных, поступающих от АЦП, и должен иметь три выходных состояния, Регистр 2 данных служит для буферного запоминания данных, поступающих с выхода сумматора 3 на его второй вход и также должен иметь три выходных состояния,Сумматор 3 служит для Формирования и модификации адресов и данных. Разрядность сумматора определяется разрядностью адресной сетки (А) вспомогательной памяти 4 и буферной памяти 6. Вспомогательная память 4 служит для хранения справочных таблиц, по которым ведется предобработка входящих событий. В качестве вспомогательной памяти должно использоваться запо.минающее устройство с двумя портамивходов-выходов и возможностью произвольной выборки данных для чтения и записи. Емкость справочнои памяти опреде"чляет возможности предобработки устрой:тва.Целесообразно использование совме35 5 1552 щенной шины данных и адреса для входов-выходов памятей.Первый адресный регистр 5 служит для формирования адреса памяти 8 микрокоманд, В качестве этого регистра5 должен использоваться двоичный счетчик с предустановкой.Буферная память 6 служит для накопления гистограмм (спектров распре" 10 деления) значений параметров (совокупностей параметров) регистрируемых событий. К этой памяти предъявляются те же требования, что и к памяти 4, но второй порт входов-выходов должен обеспечивать инкрементный режим регистрации данных.Регистр 7 слова состояния служит для определения режима работы устройства и общего управления им.Память 8 микрокоманд служит для хранения микропрограммы обработки входящих событий Так как набор программ для конкретного варианта устройства стабилен, в качестве памяти микрокоманд целесообразно использо", вание устройства постоянного типа. Смена набора программ осуществляется заменой микросхем ЗУ.Второй адресный регистр 9 служит для буферного запоминания формируемого адреса при обращении к вспомогательной и буферной памятям. Аппаратурно за счет коммутации выхода этого регистра и входа сумматора выполняется расширение адреса на Р = = А - Р + 1 разрядов, где П - разрядность слова ЦВН (она определяет разрядность рабочих регистров 1, 2 и т.п.).40Тактовый генератор 1 О служит для тактирования работы устройства, и при использовании памятей 4 и 6 асинхронного типа должен фазировать" ся с учетом состояния вспомогатель" ной и буферной памятей.Первый шинный Формирователь 11 служит для организации двустороннего обмена информацией между сумматором и памятями 4 и 6, второй шинный формирователь 12 - для организации передачи разрядов Р расширения адреса из памяти микрокоманд в сумматор.Формирователь 13 синхросигналов служит для выработки сигналов, синх 55 ронизирующих работу памятей 4 и 6 с другими блоками устройстваУстройство работает следующим образом. 166 6Из группы АЦП (не показаны) через входы 14 коды параметров зарегистрированного события поступают в промежутоцные регистры 1 (для однозначности дальнейшего объяснения будем считать, цта число этих регистров К=3) Если есть сигнал "Разрешение" от регистра 7 слова состояния (первоначально он вырабатывается по команде ЦВМ), то сигналом НТотовность", поступающим с входа 15 устройства на тактовый генератор 10, запускается цикл исполнения микропрограммы пред- обработки данного события, записанной в сегменте памяти 8 микрокоманд, заданном содержимым первого адресного регистра 5, куда оно переносится из регистра 7 через вход предустановки сигналом "Разрешение". Для исполнения микропрограммы используются также данные из вспомогательной памяти 4. Для записи данных из ЦВИ в память 4 и регистр 7 служат .входы-выходы 17 устройстваЦикл предобработки события реализуется последовательным иополнением Функциональными блоками устройства микрокоманд, генерируемых памятью 8,Возможный вариант организации памяти микрокоманд, Формата слова микрокоманд, назначения разрядных выходов и функциональных блоков, куда соответствующие сигналы поступают по ииндивидуальным шинам, приведены в таблице.Для однозначности дальнейших пояснений положим, что разрядность адресной сетки вспомогательной 4 и буферной б памятей А, разрядность рабочих регистров Д=16, число разрядов расширения адреса Р=А+1=5. Предположим, также, что первый шинный формирователь 11 связан с памятями 4 и 6 совмещенной шиной адреса и данных, хотя это не обязательно (при этом организация устройства проще) .На Фиг, 4 в качестве примера реализации предобработки устройством приведены алгоритм и микропрограмма для одной из задач. При регистрации в промежуточных регистрах 1, 1. и 1 событий, характеризуемых каждое . параметрами М, А и Т, которые могут принимать значения в диапазонах соответственно И = 1,2 ф), А .= (1,2 ) и Т = (1,2 ф ), формируются гистограммы значений параметров А и Тдля каждого И (интегральные А- и Т-гистограммы) и гистограммы значеНий Т для каждого значения И, соответствующих значениям параметра А Попадающим в одно из И цифровых окон,5 указанных в справочных таблицах, заПисанных во вспомогательной памяти(парциальные Т-гистограммы). Если принять И=5, то всего параллельно в результате предобработки должно быть Накоплено 16 интегральных и М парЧиальных гистограмм, Распределение ячеек памятей 1 и 6 для этой задачи гоказано на фиг. 5.15Рассмотрим последовательно выполнение микропрограммы, причем более г 1 одробно первые микрооперации, так ак последующие являются их модифицированным повторением, Первой микро- командой опрашивается промежуточный20 регистр 1 сигналом Чт 1, и его содержимое подается на первыи вход сумматора 3, Содержимое пяти младших разрядов ячейки памяти 8 микрокоманд 25 Р 1 - Р 5 через второй шинный Формирователь 12 передается сигналом ЧтР На второй вход сумматора (смещение на 10). Сумма через первый шинный Формирователь 11 (сигналом ПСП) передается на вторые входы-выходы памят 1 ей 1 и 6. Отрицательным полупериодом первого тактового импульса от генератора 10 (Фиг, 6) в памяти 8 Формируется вторая микрокоманда, от" Личающаяся наличием сигнала СА, Этим 35 с 1 игналом, сформированным повторителем 34 Формирователя 13 синхросигналов, сумма воспринимается памятью 1 как адрес некоторой ячейки.Следующей микрокомандой в регистр 9 через первый шинный формирователь 11 (сигналами СА, СД, ППС и Зп 9, с 1 формированными в Формирователе 13) Записывается содержимое ячейки памяти 1 с этим адресом. На это время с 1 игналом с управляющего Ьыхода памяти М, сформированным элементом ИЛИ 32 Формирователя 13, блокируется тактовый генератор 10 для фазировки циклапамяти с работой остальных блоковустройства. Содержимое второго адресного регистра 9 является начальнымадресом интегральной Т-гистограммыи соответствующей справочной таблицыдля значения И, взятого из регистра1Если предусмотрена регистрация этой гистограммы, то в старшем (16-м) разряде должен быть 8, в противном случае 1. Значение содержимого определяется при составлении справочных таблиц.Очередная микрокоманда служит дляприформирования к начальному адресусодержимого промежуточного регистра1 (сигналы Чт 9, Чт 1) и инкрементирования ячейки памяти 6 с этим адресом, если предусмотрена регистрация данной интегральной Т-гистограммы (сигналы ПСП и ЗпИ), сформированной элементом И 30 при наличии разрешения от формирователя 11. На время цикла памяти блокируется тактовыйгенератор 10,Следующие две микрокоманды используются для извлечения содержимогоячейки памяти 1 с тем же адресом(справочной таблицы, соответствующейинтегральному Т-спектру) и его записи для временного хранения в регистр2 данных (сигналом Зп 2). Эта процедура используется устройством для модификации спектров в соответствии сопределенным критерием:апример длясжатия или сглаживания гистограмм,изменения системы координат, получе"ния значений, являющихся некоторойфункцией от измеренных значенийпараметра, выделения цифровых окон ит.п. Признаком того, что значениепараметра (в данном случае Т) удовлетворяет критерию, является "О" встаршем (16-м) разряде слова, извле"ценного из справочной таблицы (каки. в случае регистрации интегральныхгистограмм). Наличие "1" в этом разряде приводит к установлению (сигналом ПрО) триггера 28 формирователя13 в состояние, блокирующее инкрементирование памяти 6 последней микрокомандой цикла предобработки собы"тия.Очередные три микрокоманды, аналогично первым, используются для записив регистр 9 начального адреса интегральной А-гистограммы для данногоИ, а следующая формирует адресячейки буферной памяти с учетом зна"чений параметра А и, если заданапроцедура накопления инте,гральнойА-гистограммы, выполняет инкрементирование, Далее содержимое ячейкисправочной памяти с тем же адрессмпереносится во второй адресный регистр и, если в его старшем разряде11 111, то триггер 28 устанавливается всостояние блокировки инкрементироваПроцедура выполнения микропрограммы занимает порядка 10 мкс, что не превышает среднее время, затрачиваемое обычно АЦП на измерение события, т.е. не увеличивает общее время обслуживания. 20 Формула изобретения Устройство для сопряжения аналогоцифровых преобразователей с цифровой вычислительной машиной, содержащее первый и второй адресные регистры, память микрокоманд, тактовый генера" тор, регистр слова состояния, буфер"ную память, промежуточный регистр, вспомогательную память, сумматор, .причем информационный вход промежу"35 точного регистра является одним инФормационным входом устройства, входом готовности которого является пер" вый вход тактового генератора, второй вход которого соединен с первым вы.- ходом регистра слова состояния и первым входом первого адресного регист" ра, выход которого соединен с адрес" ным входом памяти микрокоманд, синхро"45 вход которой подключен к выходу тактового генератора, второй вход первого адресного регистра подключен к второму выходу регистра слова состоя" ния, входы-выходы которого соединены с первыми входами-выходами буферной 9 1552 ния при исполнении последней команды (либо подтверждает это состояние, если оно было установлено ранее).Последняя микрокоманда выполняет5 суммирование содержимого регистров 2 и 9 для определения адреса ячейки буферной памяти б, соответствующей значениям всех трех параметров события, и, если нет запрета от триггера 28, выполняет инкрементирование. Триггер 28 при этом сбрасывается. Первый адресный регистр 5 возвращается в исходное для данной микропрограммы состояние сигналом "Разрешение",генерируемым регистром 7 слова состояния по сигналу КП. 166 1 Ои вспомогательной памятей и являются входами-аыходами устройства, управляющие входы второго адресного регистра и регистра слова состояния соединены с соответствующими выходами памяти микрокоманд, о т л и ч а ющ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет обеспечения обслуживания многопараметрических событий, поступающих от группы аналого-цифровых преобразователей, в него введены регистр данных, первый и второй шинные формирователи, формирователь синхросигналов, дополнительные промежуточные регистры, информационные входы которых являются другими инфор" мационными входами устройства, выхо" ды промежуточных регистров и регистра данных соединены с первым входом сумматора, второй вход которого соединен с выходами второго адресного регистра и шинных формирователей, выход сумматора подключен к информационным входам второго адресного регистра, регистра данных и первого шинного Формирователя, вход-выход которого соединен с вторыми входами- выходами буферной и вспомогательной памятей, управляющие входы которых соединены с первым выходом Формирователя синхросигналов, синхровход ко" торого подключен к управляющим выходам буферной и вспомогательной па" мятей, второй выход Формирователя синхросигналов соединен с третьим входом тактового генератора, выход которого соединен с синхровходом первого адресного регистра, установочные входы формирователя синхросигналов соединены соответственно со старшими разрядами второго входа сумматора и выхода второго адресного регистра, соответствующие выходы па" мяти микрокоманд соединены с информационным входом второго шинного формирователя и управляющими входами промежуточных регистров, регистра дан" ных, шинных Формирователей, формирователя синхросигналов.12166 12 Разряд Мнемоника выходапамяти Функция шины 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 РР 2Р 3Р 4Зп 2Чт 2Чт 1Чт 1Чт 1 ЗЗп 9Чт 9ПСПППСЧтРСДСАЗпИПрОЧтОСбОКП 1212121212221,11 ь99111,41213 (31)13 (34)13 (30)13 (27)13 (29)13 (28)7 1-й разряд расширения адреса2-й разряд расширения адреса3-й разряд расширения адреса4-й разряд расширения адреса5-й разряд расширения адресаЗапись в регистр 2Чтение из регистра 2Чтение из 1-го регистра 1Чтение из 2-го регистра 1Чтение из 3-го регистра 1Запись в регистр 9Чтение из регистра 9Передача из сумматора 9 в памяти 4 и 6Передача из памяти 4 в сумматор 3Передача разрядов Р через 12Строб данныхСтроб адресаРазрешение записи интегрального спектраПрием признака окнаЧтение признака окнаСброс признака окнаКонец микропрограммыТв 2 б: 1 б По ноианде цВИ ыполнитьисходные устююйи. По П определить а рвс интееальной Т- гистаграмнЫ и сграбачиой Т" таблицы По Р, Т определить адрессобытии б Т- гистовраянв иТ-таЬи е Па даннону адресу до ль1. Ю Т-гистогранне сну адресу ибагоь санов т-таольцы брг бг если тригге По апре елить адрес интее ральной А- гислтрамни и справочной А таблицы ПО Ц А определить адрес соВыспия б А- гистограние цА- табли е По да неону адресу дода и1 б А-гистогранне Па даннону адресу ив гчьсаВрлчиное А-таблица брегистр Ю бо если триггер 2 б о сойржынону регистробгноили адоес сойищьв Рпарциальной Т- еистоеранне По аннолу адресу о ть 1 б ларцыальнойт-еистоероннг 00050210 00250210 00000 004 И 400 0021440001%0040 00010200 00210200 0032000 00415000 ОСЕ 15000 15414100161777 ПарцнальнпеТ-гистограм 11 ы 2 ИИИ 8 217778 СправочныеТ-таблицы ИнтегральныеТ-гистограммы 1 ИИИв СправочныеА-таблицы ИнтегральныеА-гистограммы ИИИ 8 Запас Эвпас Таблицынвчалыилсалресов Неиспользуемая область памяти Память 4 Память 6 ГТ миро- конан Ь с +1 Чщ 2 у Чо 1 2 т Уп 2 псе лрО СА П(дходыЬлй) с одержвмае ф Составитель А,ВидякинТехред Л,Олийньи Корректор О.Кравцова Тираж 569Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб д. ч/5Производственно-издательский комбинат Патент", г, Ужгород ул, Гагарина,101 Редактор В.ПетрашЗаказ 330 8ТИ 8АИ 8 Адрес Содиржииое Адрес для 4 1 для 4,6Фиаб