Устройство для синхронизации вычислительной системы

(191 СВ 16 4,кий физикорьковскоте оже во СССР 1983. СССР 1986./З ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОЗИРЫТИЯМПРИ ГКНТ СССР ИЕ ИЗОБРЕ(54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИВЫЧИСЛИТЕЛЬНОЙ СИСТЕМЫ(57) Изобретение относится к автоматике и вычислительной технике и мбыть использовано для синхвычислительной системы, рареальном времени. Устройстляет корректировать частотсигналовЦелью изобретениповышение точности стабилинего знацения выходных часленная цель достигается задения регистра 8 и суммато3 ил. ронизации ботающей в во позвоы выходных я является зации средтот, Постав- счет вверов 5, 6.Изобретение относится к автоматикеи вычислительной технике и может бытьиспользовано для синхронизации вычислительной системы, работающей в реальном времени,Целью изобретения является повышение точности стабилизации среднегозначения выходных частотНа фиг. 1 приведена принципиальнаясхема устройства; на Фиг 2 - струк 11 урная схема управляемого делителячастоты; на фиг. 3 - схема 21-разрядНого управляемого делителя частотыУстройство содержит задающий генератор 1, управляемый делитель 2 частоты, сцетчик 3, дешифратор 1, первыйи второй 6 сумматоры, элемент НЕ 7,первый 8 и второй 9 регистры, элс,мент И 10, тактовый вход 11, вход 12Запуска, выходы 13 устройства.Делитель 2 частоты (фиг. 2) содержит счетчик 1 ч, элементы 15 и 16запрета, элементы И 17 - 22, элементЮИ 2325б-разрядный делитель частоты можетбыть реализован на микросхеме К 155ИЕ 8, Длл реализации 21-разрядногоделителя частоты (фиг. 3) используются делители 2 ч - 27 частоты и элемент НЕ-ИЛИ 28.Устройство работает следующимобразом.После включения устройства навход 12 запуска подается сигнал, который разрешает прохождение тактового сигнала с тактового входа 11 через элемент И 10 на входы сброса в"0" счетчика 3 и регистров 8 и 9.Сигнал запуска по окончании тактового сигнала с входа 12 должен бытьснят, На выходе сумматоров 5 и 6 устанавливаются нулевые коды, а на вхо"ды задания коэффициента деления делителя 2 подается и-разрядный код А;,45который первоначально рацен кодуА 1000О. Делитель 2 преобра"зует частоту Е импульсов генератора1 согласно выражению Счетчик 3 под действием входных импульсов генерирует на выходе циклически изменяющийся К-разрядный двоичный код, который поступает на дешифратор ч. На выходе дешифратора формируется 2 выходных импульсных последовательностей. Через время Т, равное периоду тактового сигнала,кодс выхода счетчика 3 переписывается в регистр 9.Регистры 8 и 9 могут быть выполнены либо с динамическим стробирующим входом, например, на Р-триггерах либо на 1 К-триггерах с внутренней задержкой, срабатывающих по заднему фронту стробирующего сигнала. Если частота Г генератора 1 равна номинальной частоте Г, которая подби" рается согласно выражению то в момент действия тактового сигнала на входе 11 устройства в счетчике 3 будет нулевой код,а частота Й навыходе делителябудет равна 0,5 Г.Если 1Г , то в счетчике 3.в моментдействия тактового сигнала установится код Ь ,0 (старший К-й раз"ряд кода нулевой), если Г ( Г тоЕ; ( 0 (старший К-й разрлд кода единичный)Код Ь, преобразуется в управляю"щий код А; согласно следующему алгоритму,В -м цикле в регистр 9 записывается код Ь;, который равен числунедостающих либо лишних импульсов,поступивших в счетчик 3 в -м цикле(между (1. - 1)-м и х-м тактовымисигналами 1.Код Ь; в инверсном виде поступает на сумматор 6, где вычитаетсяот кода В; хранящегося в регистре8, а разность вновь записывается врегистр 8, т,е, выполняется В, = В, (2) Код В, с выхода сумматора 6 поступает на вход сумматора 5 на второй вход которого подается инверсный код Л На выходе сумматора Формируется код Ь А, согласно выражению А; =В; -Д;, (3) Сумматоры 5 и 6 работают как вычитатели благодаря подаче коца в инверсном виде и подаче сигнала логической единицы на вход переноса сумматоров. Код Ь А;, имеющий К разрядов, преобразуетсл элементом НЕ 7 в и-разряд ный код А; согласно выражению(41 А, = А+ ЬА,. Код А, воздействует на делитель 2 таким образом, чтобы частота на его выходе была близкой к частоте 0,5 Е Действительно, если код Ь, увеличивается, что является следствием уве" личения частоты Г генератора 1, то коды В, и А; уменьшаются, что при водит к уменьшению коэффициента ум" ножения частоты делителя 2. Если код Ь, становится отрицательным, что является следствием уменьшения частоты Г генератора 1, то коды В; 1 б и А; увеличиваются, что приводит к увеличению коэффициента умножения.частоты делителя 2. формула изобретения 20Устройство для синхронизации вычислительной системы, содержащее задающий генератор, элемент И, элемент НЕ, управляемый делитель частоты, счетчик, первый регистр, дешиф ратор, причем разрядные выходы счетчика соединены с информационнымивходами первого регистра и с входами дешифратора, выходы которого яв" ляются выходами устройства, выход задающего генератора соединен с информационным входом управляемого делителя частоты, выход которого соединен со счетным входом счетчика, вход разрешения записи первого регист.з ра соединен с первым входом элемента И и является тактовым входом .устрой 165 6ства, второй вход элемента И является входом запуска устройства, выход элемента И соединен с входом сброса в "0" счетчика, о т л и ч а ю щ е ес я тем, что, с целью повышения точности стабилизации среднего значения выходных частот, в устройство введены первый, второй сумматоры и второй регистр, вход разрешения записи которого соединен с входом разрешения записи первого регистра, инверсные выходы которого соединены с входами первого слагаемого первого и второго сумматоров, выходы второго сумматора соединены с входами второго слагаемого первого сумматора и с информационными входами второго регистра, выходы которого соединены с входами второго слагаемого второго сумматора, входы переноса сумматоров соединены с шиной логической единицы уст" ройства, выход элемента И соединен с входами сброса в "0" первого и второго регистров, выходы первого сумматора с первого по (К)-й соединены с входами с первого по (К)-й группы входов задания коэффициента деления управляемого делителя частоты, К-й выход первого сумматора соединен с входами с К-го по (и)-й группы входов задания коэффициента деления управляемого делителя частоты и с входом элемента НЕ, выход которого соединен с и"м входом группы входов задания коэффициента деления управляемого делителя частоты.1552165 ль Е.ТороповЛ.Олейник Корректор Н.Коро ктор В,Петра писное раж при ГКНТ о комитета по изобретения Москва, Ж, Раушскаяе гарина,101 оизводственно-издательский комбинат "Патент", г. Ужгород, ул аказ 330НИИПИ Госу ьоставиТехред открытия