Устройство для контроля случайных процессов с помехами

ний тс, К25 фиг. 2 - диаграмма синхронизации работы его блоков.Устройство для контроля случайныхпроцессов с помехами содержит первыйблок 1 памяти, входную шину 2 устройства, первую шину 3, первый блок 4Суммирования, вторую шину 5, первыйблок 6 деления, вторую шину 7, задат -чик 8 числа опрашиваемых датчиковпараметра, третью шину 9, второй блок10 памяти, четвертую шину 11, второйблок 12 суммирования, пятую шину 13,1 торой блок 14 деления шестую шину15, выходную шину 16, седьмую шину17, блок 18 умножения, восьмую шину9, третий блок 20 памяти, девятуюшину 21, третий блок 22 суммирования,Десятую 23 и одиннадцатую 24 шины,енератор 25 тактовых импульсов, делитель 26 частоты, двенадцатую шину17, счетчик 28 и тринадцатую шину 29.Устройство работает при автоматическом сборе информации,Нулевой цикл накапливания, явля 1 ащийся в данном случае обычным цифроВым усреднением, осуществляется слеДующим. образом. На вход устройствайо нине 2 подаются измеренные черезОпределенные интервалы времени и сОцифрованные значения Х (С; ) сигналовК датчиков измеряемого параметра,где Х (й,) - значение сигнала 3-гоДатчика в момент времени й;, которыефиксируются в блоке 1 под управлениФм сигналов Р) и С 1 синхронизации.Генератор 25, делитель 26 и счетчик 28 выполняют функции синхронизатора, который вырабатывает сигналыразрешения обработки 1-х значенийа(11)0Э 1 р ПоРе е РЭ 1 Р еРакувыдаваемые на шину 27 и управляющиеСигналы С = СС ССопределяющие взаимодействие и функционирование отдельных блоков устройствафиг, 2), а также выдает на шину 29Код Л адреса отсчета, взятого в момент времени й, И = 1, 2п), используемый при операциях записи-чтеНия информации 1 в блоках 1 и 10 памяти.Полоненные исходные вьборхи Хп 1Кпр Хп с выхода блока 1 поанне 3 поступают на вход блока 4, гдеОпределяются суммы соответствующихК-х) значений выборок:1 где= сопя для каждого суммирования поС выхода блока 4 полученные суммы 5; Х(С,) по шине 5 подаются на входделимого блока 6, на вход делителякоторого по шине 7 поступает двоичныйкод с выхода задатчика 8, соответствующий количеству опрашиваемых датчиКОВС выхода блока 6 средние значения по шине 9 подаются на блок 10, гдепроизводится их запись под управлением сигнала С.С первого выхода блока 1 О средние 20 значения ш,1 К И = 1, 2п) подуправлением сигналов С 2 и В, поступают по шине 11 на вход блока 12, гдеопределяется сумма абсолютных значе -30 Полученная сумма Я с выхода блока12 по шине 13 подается на вход делителя блока 14, на Вход делимого которого под управлением сигнала С по шине 15 поступают данные с второго выхода блока 10, В блоке 14 определяются значения 401, 2п, интерпретируемые вдальнейшем как распределение относительных частот, так какР = 1.1 45С помощью полученного множества значений Р- РпР осуществляетсяоптимизация переопределение) исходных значений Х й,) для каждой изнезависимых выборок Х Я .1 = 1," 2К). С выхода блока 14 значения Р, пошине 17 подаются на первый вход бло ка 18, на второй вход которого подуправлением сигналов С и р по нине 19 с выхода блока 20 передаются суммы абсолютных значений каждой из исходных выборок(1 = сопз для каждого суммированияУстройство для контроля случайньпо ),процессов с помехами, содержащее поЗначения 5 поступают под управле 3 1 следовательно соединенные первый блонием сигналов С и ГВ 1 на вход блокаа , д памяти, первый блок суммированчя и г20 по шине 21 с выхода блока 22 ипервый блок деления, а также блок умхранятся в блоке 20, оставаясь по- ножения, второй блок суммирования,стоянными в течение всего времени второй блок деления и счетчик, о тмногократного накапливания (эти знал и ч а ю щ е е с я тем,что, с целью ловыччения характеризуют энергию каждои из 15 шения достоверности результатов контрисходных выборок Х Я, эта энергия ля, оно содержит второй и третий блоостается постоянной, она только пере- ки памяти, третий блок суммирования,распределяется с учетом множества задатчик числа опрашиваемых датчиковР 1, Рд у. .,Рд по соответствующимгенератор тактовых импульсов и деливыборкам при последующих циклах на тель частоты, соединенный первым упкапливания),равляющим выходом с первыми управляС выхода блока 18 переопределенные ющими входами первого блока деленияпосле нулевого цикла накапливания в и второго блока памяти и со счетнымсоответствии с выражением входом счетчика, вторым управляющим 25 1 (г.;) = язначения подаются по .шине 24 на второй вход блока 1 и фиксируются в нем,замещая исходные значения Х(й;), подуправлением сигналов С д и Р. Наэтом заканчивается цикл нулевого накапливания, осуществляемый без учетамножества значений Р Р РВ результате нулевого цикла накапливания отношение сигнал - помеха возЗсрастает примерно в 1 К раз, где К -количество независимых наблюдений(датчиков) контролируемого параметра.С целью увеличения этого соотношения производятся последовательные ци 40клы переопределения значений Х 1(й ,)и их накапливание, При этом эффективность контроля составляет1 д, где)1,Последовательность действий при последующих накапливаниях переопределенных значений Ханалогична нулево 1му циклу накапливания Х 1(й,) р причемпереопределенные значения Х (й;) с1 50второго выхода первого блока 1 памятина вход третьего блока 22 суммирования в дальнейшем не поступают, Придостижении заданного числа циклов накапливания с третьего выхода второгоблока 10 памяти по сигналам управления са и 101 на пину 1 о выдаются средние значения ш, Ку ш КшКрпринимаемые за истинные значения измекод выходом - с первыми управляющими входами первого и третьего блоков памяти, третьим управляющим выходом - с вторыми управляющими входами первого, второго и третьего блоков памяти, четвертым управляющим выходом - с третьим управляющим входом первого блока памяти, а командным выходом - с входами разрешения обработки сигналов блоков памяти с первого по третий и третьего блока суммирования, информационные вход и выход которого подключены соответственно к второму информационному выходу первого блока памяти и информационному входу третьего блока памяти, входы первогои второго сомножителей и выход блока умножения связаны соответственно с выходами третьего блока памяти и второго блока деления и вторым информационным входом первого блока памяти, первый информационный вход которого подключен к входу устройства кодовый выход счетчика соединен с адресными входами первого и второго блоков памяти, вход делителя и выход первого блока деления подключены соответственно к выходу задатчика числа опрашиваемых датчиков параметра и информационному входу второго блока памяти первый и второй информационные выходы второго блока памяти соединены соответственно с выходом устройства и входом делимого второго блока хракения, вход делителя которого связанС выходом второго блока суммирования, вход которого подсоединен к третьему информационному выходу второго блокапамяти,