Устройство для вычисления функций

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союэ СоветскихСоциалистическихРеспублик 1 1 894720Опубликовано 30.1 231. бюллетень48 ао делам изобретений н открытий(088.8) Дата опубликования описания 30,1281 М.й. Генкнн, В.С. Голубев. Р, В. Куно, 10.Б. Сквбрцов, В,И. Шагурин и Ю.И. Шетинин(54) УСТРОЙСТВО ДЛЯ ВЪЧИСЛЕНИЯ ФУНКЦИЙ Изобретение относится к вычислительным машинам, предназначено для вычисления функций одного аргумента и может быть использовано в специализированной вычислительной аппаратуре и измерительных устройствах.Известно устройство для вычисления функций, содержащее делитель, коммутатор, дешифратор, реверсивный счетчик, два элемента И и триггер, входы которого соединены с выходами элементов И, входы которых соединены с выходами дешифратора и входами коммутатора, выходы которого соединены с управляющими входами делителя,15 вход и выход которого соединены соответственно со входом устройства И счетным входом реверсивного счетчи ка, управляющие входы и выходы которого соединены соответственно с выходами триггера и входами дешифра.Уорв С 1.Недостатки данного устройства относительно низкое быстродействие и ограниченные функциональные возможности. Это связано с длительностью получения одного значения функции,так как требует накопления серий импульсов, определяемых кодом задаваемым коммутатором,Наиболее близким к предлагаемому по технической сущности является устройство содержащее постоянные запоминающие узлы, управляющие входы которых соединены с узлом управления, а также арифметический узел.К Недостатки известного устройства для вычисления функций - относительно большое количество оборудования, ограниченные функциональные возможности и унификация, что связано с тем, что этим устройством вычисляется только значение одной функции и процесс получения этой функции состоит в выполнении относительно большого количества операций, а это ограничивает возможности применения1 О 50 55 устройства в аппаратуре с повышенными требованиями к быстродействию.Цель изобретения - упрощение устройства при одновременном расширении функциональных возможностей и унификации.Поставленная цель достигается тем, что в устройство для вычисления Функций, содержащее сумматор, блок управления и группу блоков памяти, синхронизирующие входы которых соединены с первым выходом блока управления, введены вычитающий счетчик, коммутатор, умножитель и вычитатель, причем выходы старших разря,дов вычитающего счетчика через коммутатор подключены к информационным входам блоков памяти групйы, управля, ащие входы которых соединены со входами задания функции устройства и управляющими входами коммутатора, выходы старших разрядов блоков памяти группы соединены со входами вычитателя, управляющий вход которого соединен со вторым выходом блока управления, третий выход которого соединен со счетным входом младшего из группы старших разрядов вычитаю- щего счетчика, выходы младших разрядов которого соединены с первой группой входов умножителя, вторая группа входов которого соединена с, выходами вычитателя, выходы умножителяфсоединены с первой группой входов сумма" тора, вторая группа входовкоторого под ключена к выходам блоков памяти группы выходы сумматора являются выходами устройства, "установочные входы вычитающего счетчика являются входами аргумента устройства.При этом блок управления содержит генератор импульсов, счетчик, три элемента И и элемент ИЛИ, причем выход генератора импульсов соединен со счетным входом счетчика и первыми входами первого и второго элементов И, вторые входы которых соединены с инверсным и прямым выходами первого разряда счетчика соответственно, входы элемента ИЛИ соединены с прямыми выходами разрядов счетчика и входами третьего элемента И, выход которого соединен со входом останова генератора импульсов и входом сброса счетчика, выходы первого и второго элементов И являются первым и вторым выходами блока управления, выход элемента ИЛИ является третьим выходом блока управления. 15 20 25 эо 35 до 45 На Фиг, 1 представлена блок-схема устройства; на фиг,2 - блок-схемаблока управленияУстройство содержит группу блоков1 памяти, блок 2 управления, блок 3арифметический, сумматор 4, счетчик5 вычитающий, коммутатор б, вычитатель 7, умножитель 8, входы 9 и 10 ивыходы 11 устройства,Блок 2 управления содержит генератор 12 импульсов, счетчик 13 элементы И 14 и 15, элемент ИЛИ 16 и элемент И 17В устройстве для вычисления Функций с целью повышения быстродействиясумматор 4 выполнен в виде комбинационного сумматора, а умножитель 8 -в виде параллельного умножителя.Устройство для вычисления функций работает следующим образом,Аргумент вычисляемой Функции подается в виде двоичного кода на информационные входы 10 устройства.В соответствии с этим кодом производится выборка значения Функции изодного из блоков 1 памяти соответствующего значению аргумента, определяемому старшими разрядами кодааргумента. Выбор той или иной Функции производится заданием кода науправляющие входы 9, что обеспечивает подключение старших разрядоввычитающего счетчика 5 черезкоммутатор 6 к требуемому блоку1 памяти, в котором записаны соответствующие значения Функций. Посигналу от блока 2 управления, значение Функции У из блока памятипоступают в сумматор 4 и вычитатель 7,После этого блок 2 управления обеспечивает формирование импульса поступающего на .вычитающий вход старшихразрядов вычитающего счетчика 5,что обеспечивает уменьшение аргумента задаваемого старшими разрядамикода, записанного в вычитающий счетчик 5. При этом производится считывание из того же блока памяти значения функции, соответствующего значению аргумента, меньшему на ЬХ, определяемому количеством младших разрядов. Полученное значение функции вычитается из ранее записанного в вычятатель 7, на выходах которого формируется разность значений функцийо У, которая поступает на вторые входы умно- жителя 8, на первые входы которого89 Й 720 бФормула изобретения подан код младших разрядов аргумента Ь Х . Так как М является константой, равной 2 ", где К - числомладших разрядов вычитающего счетчика5 то величина получается издХ дУ 1 3дХвеличины ЬХЬУсдвигом информациина постоянное число разрядов К. Полученное значение поправкиАХ ЬУ 1АХ1суммируется со значением функции Учто и обеспечивает получение на выхо-дах 11 значения вычисляемой функции,т.е,У У + ЬХ 1 ЬУл 1 ьХТаким образом, использованиепостоянных запоминающих устройств относительно невысокой разрядности обеспечивает построение экономичного по оборудованию устройства, причем количество Функций определяется количеством волоков памяти, в то время как остальная часть устройства не меняется при переходе от одной Функции к другой, что обеспечивает высокую унификацию оборудования, Кроме того, предлагаемое устройство обеспечивает получение произведения значения функции на некоторый коэффициент, а также значения суммь 1 функции и некотооогр числа,В первом и во втором случаях аргументфункции записывается в группу старших разрядов вычитающего счетчика 5,в группу младших разрядов которогозаписывается задаваемый коэффициентили число. В первом случае блок 2 управления подает на управляющийвход вычитателя 7 сигнал, обеспечивающий пропускание функции с выхода блока 1 памяти непосредственно на выходы вычитателя 7. При этом на выходе умножителя формируется код числа щУ где в -заданный коэффициент, а У- значение функции. На выходах 10 при этом Формируется значение УнпУ. Во втором случае блок управления формирует сигнал, обеспечивающий формирование на выходе вычитателя 7 кода, соответствующего единице. В этом случае код числа о, записанный в младшие разряды регистра вычитающегодсчетчика 5, передается на выходы умножителя 8 и на выходахФормируется код, соответствующий в+У. 1, Устройство для вычисления функций, содержащее сумматор, блок управления и группу блоков памяти, синхронизирующие входы которых соединеныс первым выходом блока управления,о т л и ч а ю щ е е с я тем, что,с целью упрощения устройства, оно Е содержит вычитающий счетчик, коммутатор, умножитель и вычитатель, причем выходы старших разрядов вычитающего .счетчика через коммутаторподключены к информационным входам блоф ков памяти группы, управляющие входыкоторых соединены со входами заданияФункции устройства и управляющимивходами коммутатора, выходы старшихразрядов блоков памяти группы соедифф нены со входами вычитателя, управляющий вход которого соединен со вторымвыходом блока управления, третий выхоркоторого соединен со счетным входоммладшего из группы старших разрядоввычитающего счетчика, выходы младшихразрядов которого соединены с первойгруппой входов умножителя, втораягруппа входов которого соединена свыходами вычитателя, выходы умножи- ЗЕ теля соединены с первой группой входов сумматора, вторая группа входовкоторого подключена к выходам блоковпамяти группы, выходы сумматора являются выходами устройства, установоч- ЭЗ ные входы вычитающего счетчика являются входами аргумента устройства,2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок управления содержит генератор импульсов,счетчик, три элемента И и элементИЛИ, причем выход генератора импульсов соединен со счетчным входом 4счетчика и первыми входами первогои второго элементов И, вторые входыкоторых соединены с инверсным и прямым выходами первого разряда счетчикасоответственно, входы элемента ИЛИсоединены с прямыми выходами разрядов фО счетчика и входами третьего элемента И, выход которого соединен совходом останова генератора импульсов и входом сброса счетчика, выходыпервого и второго элементов И являфф ются первым и вторым выходами блокауправления, выход элемента ИЛИ является третьим выходом блока управления.89 ч 720 лиал ППП "Патент", Ужгород,ул.Проектн цг 2 Источники информации,принятые во внимание при экспертизе1, Авторское свидетельство СССРйф 302716, кл, 6 Об Г 7/38, 25,12.69. 3 НИИПИ Заказ 11 ч 91/7Гираж 7 ч 8 Подписное 32. Бойков В,Д., Смолов В. Б. Аппаратурнав реализация элементарныхфункций ЦВМ. Л., Изд-во Ленинградского университета, 1975, с. 77,5 рис.25 б (прототип),