Устройство для взаимной нормализации двоичных чисел

ZIP архив

Текст

Союз Советских Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ЕТЕЛЬСТВУ оо 896616(22) Заявлено 28, 04,80 (21) 2915188/18-24С ПРИСОЕДИНЕНИЕМ ЗаЯВКИ Ио(51)М. Клз С 06 Г 7/38 Государственный комитет СССР по делам изобретений и открытий(54) УСТРОЙСТВ ДЛЯ ВЗАИМНОЙ НОРМАЛИЗАЦИИ ВОИЧНЫХ ЧИСЕЛ Цель изобретения - повышение бстродействия.Поставленная цель достем, что в устройство длнормализации двоичных чидержащее два сдвиговых рэлемента И и схему сравнны три сдвиговых регистртиплексора, три триггераэлемент ИЛИ-НЕ, сумматорвыход схемы сравнения, вподключены к двум входиционным шинам устройствас входом первого триггервыход которого соединенщим входом первого .львыход которого соединенвходом и-разрядного суммрой вход которого подклюляющему входу устройстваи-разрядного сумматора свходом первого сдвиговогвход управления сдвигомподключен к шине управлеустройства, а выход млапврвого .сдвигового регинен с первым входом первта И и с входом элементакоторого соединен с перввторого элемента И, втор Изобретение относится к автоматике и вычислительной технике и может быть использовано в специализированных вычислительных устройствах, в которых требуется выполнение операции взаимной нормализации двоичных чисел, которая заключается в одновременном сдвиге влево двух двоичных чисел до появления в старшем раз О ряде любого из них логической единитигаетсяя взаимной сел, соегистра,два ения, введеа, три мульэлемент НЕ йство нзапем,тр с ализации которое держит два правля ик,ана- ализато тр еИзвестно ус исел с плавающ арактеризуется -разрядный реги ятой,что содвигатель усчетч 5 и элемента И, формирова ющ х сигналов, реверсивныйлизатор величины сдвига,.ан р окончания сдвига 1 1.Недостатком известного устройства 2 О является невысокое быстродействие.Наиболее близким техническим решением к предлагаемому является устройство для сдвига информации, содержащее два сдвиговых регистра, два элемента И, блок управления,две схемы сравнения и счетчик 12.Недостатком устройства является невысокое быстродействие, которое определяется как Тиорм = и/2 тактов. ЗО причемходы которой ым информасоединена, единичныйс управляютиплексора,с первыматора, вточен к управа выходоединен со регистра,которогония сдвигом дшего разряда стра соедиого элеменНЕ, выходым входомой вход ко 896616щ рад к младшим. торого подключен к шине управления записью устройства и ко второму входу первого элемента И, выход второго элемента И соединен со счетными входами второго и третьего триггеров, нулевые выходы которых соединены с управляющими входами соответственно второго и третьего сдви"овых регистров, а единичные выходы соединены с управляющими входами соответственно четвертого и пятого сдвиговых регистров, выходы пмладших разрядов второго и третьего сдвиговых регистров соединены с входами истарших разрядов соответственно четвертого и пятого сдвиговых регистров, выходы имладших разрядов которых соединены с первыми группами входов соответственно второго и третьего мультиплексоров, вторые группы входов которых подсоединены к первой и второй входным информационным шинам устройства соответственно, выходы старших разрядов второго, третьего, четвертого и пятого,.сдвиговых регистров подключены к входам элемента ИЛИ-НЕ соответственно, входы управления сдвигом второго, третьего, четвертого и пятого сдвиговых регистров подключены к выходу первого элемента И,третий вход которого соединен с выходом элемента ИЛИ-НЕ и с .выходом окончания нормализации устройства, выходы и разрядов второго и третьего сдвиговых регистров соединены с информационными входами первого мультиплексора.На чертеже изображена схема предлагаемого устройства.Устройство для взаимной нормализации двоичных чисел содержит сумматор 1, мультиплексор 2, схему 3 сравнения, триггер 4, элемент ИЛИ-НЕ 5, сдвиговый регистр 6, элемент И 7, элемент НЕ 8, элемент И 9, два триггера 10 и 11, два мультиплексора 12 и 13, четыре сдвиговых регистра 14- 17. Триггер 10, мультиплексор 12, сдвиговые регистры 14 и 16 образуют канал сдвига первого двоичного числа (А): триггер 11, мультиплексор 13, сдвиговые регистры 15 и 17 образуют канал сдвига второго двоичного числа (В). Оба канала выделены пунктиром.Устройство работает следующим Образом.Перед началом работы все триггеры и регистры устанавливаются в. нуле.вое состояние. По входным информационным шинам 18 и 19 на входы схемы сравнения 3 и мультиплексоров 12 и 13 поступают двоичные числа соответственно А и В. На управляющих входах мультиплексоров 12 и 13 в это время присутствует код ОО; что приводит к появлению. на выходах мультиплексоров 12 и 13 чисел А и В, которые затем записываются в регистры 14 и15 соответственно. Одновременно всхеме 3 сравнения происходит определение числа, содержащего меньшее количество нулей перед первой значащей единицей.Схема 3 сравнения выполнена наоснове и-разрядного сумматора с частично групповым переносом. Если А TВ, то на выходе схемы 3 сравнения появляется положительный перепад, который устанавливает триггер 4 в единичное состояние (этому случаю соответствует меньшее число нулей у Аили равное число нулей у А и В)Если ВА, то положительный 15 перепад отсутствует, и триггер 4остается в нулевом положении (этому случаю соответствует меньшее число нулей у В или равное число нулей у А и В). Код 11, поступая с выхода 20 триггера 4 на управляющий входмультиплексора 2, обеспечивает поступление на вход сумматора 1 числа А с выхода сдвигового регистра 14.Ко второму входу сумматора 1 подключен управляющий вход устройства,обеспечивающий поступление и-разрядного числа, все разряды которогоравны единице.Код 00 на управляющем входе мультиплексора 2 обеспечивает прохождение на вход сумматора 1 числа Всвыхода сдвигового регистра 15, Такимобразом, с выхода мультиплексора 2на вход сумматора 1 поступает числос меньшим количеством нулей передпервой значащей единицей.Сумматор 1 предназначен для определения количества нулевых тетрад(тетрад, состоящих целиком из нулей)в числе, поступающем из мультиплек-.40 сора 2. Нормализуемые числа А и В,разрядностью разбиваются на й тетрад,начиная со старшего разряда. В случае наличия неполной крайней тетрады она дополняется нулями.Старшие разряды числа, поступающего из мультиплексора 2 (например, числа А), поступают на младшие разряды 4 И-разрядного сумматора 1, а младшие разряди .числа - на старшие 0 разряды сумматора 1. Вторым слагаемым является двоичное число, состоящее из 4 М единиц. В свою очередь 4 М разрядов сумматора 1 также разбиты на тетрады, начиная со старшего разряда. Таким образом, возникающий при сложении перенос между тетрадами сумматора 1 распространяется в направлении от младших тетрад сумматора 1 к старшим, а по отношениюк тетрадам числа А - от старших тетПри поступлении на сумматор 1 ,и-разрядного числа А и 4 й единиц второго слагаемого (С), на выходе сумматора 1 формируется й-разрядное00011100вторая третьятетрада тетрада А=ОООО первая тетрада 1111Р =0 0=100перваятетрада 0 0 1 10 1 1 11атРетья втораятетрада тетрада 60 65 число, разрядами которого являются переносы между тетрадами сумматора 1Первый перенос формируется в тетраде сумматора 1, на которую поступает старший ненулевой разряд нормализуемого числа. При этом во всех последующих старших тетрадах сумма" тора 1 формируются переносы незави 1 симо от наличия нулей в соответ-. ствующих тетрадах числа А. Нули в М-разрядном числе ч на выходе сумматора 1 соответствуют тетрадам числа А, состоящим из одних нулей и на" ходящимся перед первой значащей тетрадой числа А.Приведем пример, объясняющий метод определения числа нулевых тетрад в числе А. Предположим, что и = 12, тогда Запишем А в обратном порядке, т,е.младшими разрядами вперед, что равносительно поступлению младших разрядов А на старшие разряды сумматора 1, а старших разрядов А - намладшие разряды сумматора 1,001110000000 третья вторая первая тетрада тетрада тетрада А=001110000000 С = 1 1 1 1 1 1 1 1 1 1 1 1 Число нулей в М-разрядном числе О на выходе сумматора 1 (М в данном случае равно трем) равно числу нулевых тетрад в числе А.Далее М-разрядное число 0 эаписы" вается,в М-разрядный сдвиговый регистр б. Младший разряд числа, за" писанного в сдвиговом регистре б, инвертируясь элементом НЕ 8, стробирует прохождение через элемент И 9 импульсы записи, поступающие по входной управляющей шине 20.Появление импульсов записи на счетных входах триггеров 10 и 11 приводит к появлению положительного перепада поочередно на нулевых и единичных выходах триггеров 10 и 11, что соответствует записи информации поочередно в регистры 14, 15 и 16, 17 соответственно, Пусть количество нулей в.числе, записанном в регистре 6, соответствует количеству нулевых тетрад числа А, что соответствует случаю А В.импульс записи, поступая через элемент И 9 на счетные входы триггеров 10 и 11, устанавливает их в единичное состояние, т.е. положительный перепад, появившись на управляющих входах регистров 16 и 17,приводит к записи содержимого п младших разрядов регистров 14 и 15соответственно в остарших разрядах регистров соответственно 16 и17. В четыре младших разряда регист"ров 16 и 17 постоянно записываютсянули. Таким образом, происходитсдвиг чисел А и В на четыре разрядавлево. После записи в регистры 16 и 17на входной управляющей шине 21 появляется импульс, который приводитк сдвигу содержимого регистра б наодин разряд влево. Новое содержаниемладшего разряда регистра б определяет, пройдет ли в следующем тактеимпульс записи через элемент И 9.20 . Следует отметить, что импульсына входных управляющих шинах 20 и 21представляют собой импульсы одногои того же генератора, но сдвинутыеотносительно друг друга на полпериода.25 После первоначальной записи чиселА и В в регистры 14 и 15, блок управления изменяет код на управляющихвходах мультиплексоров 12 и 13 с 00на 11, что соответствует прохождениюинформации с имладших разрядоврегистров 16 и 17 через мультиплексоры соответственно 12 и 13 на о старших разрядов регистров 14 и 15соответственно.Во втором такте на шине 20 появляется очереднойимпульс, который,при условии наличия нуля в младшемразряде регистра б (т.е. при наличиинуля во втором справа разряде числаО), устанавливает триггеры 10 и 11 40 снова в нулевое положение, что приводит к записи содержимого в-.4 младших разрядов регистров 16 и 17 вистарших разрядов регистров соответственно 14 и 15, т.е. сдвигу 4 чисел А и В еще на четыре разрядавлево.Аналогичные процессы происходяти на следующих тактах, число которых равно количеству нулей в числе у Ю, т.е. количеству нулевых тетрадчисла А. Эти процессы оканчиваютсяпри появлении в младшем разряде регистра 6 единицы, которая блокируетпрохождение импульсов через элементИ 9. Появление единицы в младшемразряде регистра б позволяет импульсам, поступающим по шине 20, проходить через элемент И 7 на входы управления сдвигом регистров 14-17,что обуславливает сдвиг информации в этих регистрах влево. Максимальное число сдвигов равно трем.Процесс взаимной нормалиаации заканчивается в момент появления единицы в старшем разряде любого из регистров 14-17 (в данном случае, 896616при А В, фиксируется момент появления единицы в старшем разряде регистра 14 или регистра 16). Этот момент определяется элементом ИЛИ-НЕ 5, который блокирует дальнейшее прохождение импульсов через элемент И 7. Появлейие нуля на выходе элемента ИЛИ-НЕ 5 представляет собой сигнал "конец нормализации".Для характеристики эффекти ности применения предлагаемого устройства сравним его быстродействие (Тнорм) с быстродействием устройства для взаимной нормализации (Тнорм 2 )построенного на основе устройства- прототипа, т.е. состоящего из двух устройств-прототипов и блока определения величины сдвига влево. Предположим, что время определения числа нулевых тетрад в предлагаемом устройстве равно времени определения величины сдвига в устройстве, реализованном на основе устройства- прототипа. Тогда быстродействие сравниваемых устройств определяем по числу тактов сдвига (записи), а коэффициент эффективности - по соотношению Т,/Т , (см.таблицу).норм ТН Т Коэффициент ЗО Нормнзрм 2 эффективности (Кфф)1,510 20 1,51,9 301,72414 4840При изменении разрядности от и = 6 до и = 48 (наиболее широко используемый диапазон разрядностей) коэффициент эффективности изменяется в диапазоне 1,5 "- К 9 Ф :1,9, при этом в сравниваемых устройствах имеют место практически одинаковые аппаратурные затраты.формула изобретенияУстройство для взаимной нормализации двоичных чисел, содержащее два сдвиговых регистра, два элемента И и схему сравнения, о т л и ч а ющ е е с я тем, что, с целью увеличения быстродействия, в него введены три сдвиговых регистра, три мультиплексора, три триггера, элемент НЕ, 60 элемент, ИЛИ-НЕ, сумматор, причем выход схемы сравнения, входы которой подключены к двум входным информацион-ным шинам устройства, соединен свходом первого триггера, единичныйвыход которого соединен с управляющим входом первого мультиплексора,выход которого соединен с первымвходом и-разрядного сумматора, второйвход которого подключен к управляющему входу устройства, а выход и-разрядного сумматора соединен с входомпервого сдвигового регистра, входуправления сдвигом которого подключен к шине управления сдвигомустройства, а выход младшего разряда первого сдвигового регистрасоединен с первым входом первогоэлемента И и с входом элемента НЕ,выход которого соединен с первымвходом второго элемента И, второйвход которого подключен к шине управления записью устройства и ковторому входу первого элемента И,выход второго элемента И соединенсо счетными входами второго и третьего триггеров, нулевые выходы которых соединены с управляющими входами соответственно второго и третьего сдвиговых регистров, а единичныевыходы соединены с управляющими входами соответственно четвертого ипятого сдвиговых регистров, выходыимладших разрядов второго итретьего сдвиговых регистров соединены с входами истарших разрядовсоответственно четвертого и пятогосдвиговых регистров, выходы и младших разрядов которых соединеныс первыми группами входов соответственно второго и третьего мультиплексоров, вторые группы входов которыхподсоединены к первой и второй входным информационным шинам устройствасоответственно, выходы старших разрядов второго, третьего, четвертогои пятого сдвиговых регистров подключены к входам элемента ИЛИ-НЕ соответственно, входы управления сдвигом второго, третьего, четвертогои пятого сдвиговых регистров подключены к выходу первого элемента И,третий вход которого соединен с выходом элемента ИЛИ-НЕ и с выходомокончания нормализации устройства,выходы п разрядов второго и третьегосдвиговых регистров соединены с информационными входами первого мультиплексора.Источники информации,принятые во внимание при экспертизе1. Патент Японии Р 52-30812,кл. 97(7) Е 32, опублик. 1977.2. Авторское свидетельство СССРР 657433, кл. 6 06 Г 7/38, 1977,ВНИИПИ Го по дел 13035, ИосПодписноекомитета СССРи открытийскан наб., д. 4/

Смотреть

Заявка

2915188, 28.04.1980

ИНСТИТУТ ЭЛЕКТРОДИНАМИКИ АН УССР, ОПЫТНО-КОНСТРУКТОРСКОЕ ТЕХНОЛОГИЧЕСКОЕ БЮРО ИНСТИТУТА МЕТАЛЛОФИЗИКИ АН УССР

ЕВДОКИМОВ ВИКТОР ФЕДОРОВИЧ, КРЫЖНЫЙ БОРИС КОНСТАНТИНОВИЧ, АГЗАМОВ ШАМАНСУР ШАНАЗИРОВИЧ, ТИМОШЕНКО НИКОЛАЙ ПАВЛОВИЧ, ЦЫГАНОВСКИЙ МАРАТ ЕФИМОВИЧ

МПК / Метки

МПК: G06F 7/38

Метки: взаимной, двоичных, нормализации, чисел

Опубликовано: 07.01.1982

Код ссылки

<a href="https://patents.su/5-896616-ustrojjstvo-dlya-vzaimnojj-normalizacii-dvoichnykh-chisel.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для взаимной нормализации двоичных чисел</a>

Похожие патенты