Устройство для умножения

Союз Советских Социалистических Республик(22) Заявлено 15. 02. 78 (21) 2579450/18-24с присоединением заявки Но(51) М. Кл.з 8 06 Г 7/52 Государственный комитет СССР по делам изобретений и открытий(7 ) Заявитель Минский радиотехнический институт(54) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ Изобретение относится к вычислительной технике и может быть использовано при разработке быстродействующих устройств в любой позиционной системе.По основному авт.св. Р 769540 известно устройство для умножения, содержащее регистры множимого и множителя, накапливающий сумматор, и постоянных запоминающих блоков и буферных регистров (и - разрядность операндов), причем первый, второй и третий адресные входы каждого постоянного запоминающего блока подключе" ны к выходам соответствующего разряда регистра множимого, выходу первого разряда регистра множителя и выходу соответствующего буферного регистра, вход которого соединен с выходом старших разрядов соответствующего постоянного запоминающего блока, выход младших разрядов которого подключен ко входу соответствующего разряда накапливающего сумматора, первый, второй и .третий управляющие входы устройства подключены ко входам сдвига регистра множителя, и накапливающего сумматора и с управляющими входами перезаписи буферных резисторов 1 ). Недостатком этого устройства является недостаточное быстродеИствие, ввиду использования накапливающего сумматора с распространениемпереноса.Цель изобретения - повышение быстродействия устройства.Поставленная цель достигаетсятем, что каждый разряд накапливающего сумматора содержит одноразрядный накапливающий сумматор, двакоммутатора, узел хранения переноса,узел формирования транзитного переноса и узел формирования выходного 15 переноса, причем входы первого коммутатора подключены ко входу данного разряда накапливающего сумматораи выходу одноразрядного накапливающего сумматора последующего разряда, 20 а выход - ко входу накапливающегосумматора данного разряда, выходкоторого подключен к выходу данногоразряда накапливающего сумматора,выход переноса одноразрядного накапливающего сумматора соединен со входом узла хранения переноса, выходкоторого соединен с первым входомузла формирования выходного переноса, выход которого является выходом 30 переноса из данного разряда,накапли 896617вающего сумматора, входы второго коммутатора соединены с выходом блока хранения переноса и входом переноса из предыдущего разряда накапливающего сумматора, а выход - со входом переноса одноразрядного накапливающего сумматора, входы узла формирования транзитного переноса соединены с выходом одноразрядного накапливающего сумматора и входом переноса из предыдущего разряда накапливающего сумматора, а выход подключен ко второму входу узла форми" рования выходного переноса, управляющий вход первого коммутатора соединен со входом управления сдвигом накапливающего сумматора, управляющий вход разрешения записи одноразрядного накапливающего сумматора соединен с четвертым управляющим входом устройства, управляющие входы блока хранения переноса и второго коммутатора соединены с пятым и шестым управляющими входами устройства.На фиг. 1 приведено устройство, структурная схема; на Фиг.2 - Функциональная схема второго коммутатора; на Фиг. 3 - функциональная схема узла формирования транзитного переноса; на фиг. 4 дана упрощенная временная диаграмма работы устройства.Устройство содер.кит (фиг.1) регистры 1 и 2 множимого и множителя, накапливающий сумматор 3, содержащий п разрядов 4 (и - число разрядов операндов), .постоянные запоминающие блоки 5, буферные регистры б, каждый разряд 4 накапливающего сумматора 3 содержит одноразрядный сумматор 7, узел 8 хранения переноса, первый 9 и второй 10 коммутаторы,узлы 11 и 12 формирования соответственно транзитного и выходного переносов, причем адресные входы каждого постоянного запоминающего блока 5 соединены с выходом (шина) 13 первого разряда регистра 2 множителя, с выходом (шины) 14 значения соответствующего разряда регистра 1 множимого, с выходом соответствующего буФерного регистра 6, вход которого соединен с выходом 15 старших разрядов результата постоянно запоминающего блока 5, выход 16 значения младших разрядов результата которого соединен с первым входом коммутатора 9, второй вход которого соединен с выходом 17 значения суммы сумматора 7 (1+1)-го разряда сумматора 3,.а выход соединен со входом сумматора.7, дополнительный вход которого соединен с выходом второго коммутатора 10, первый вход которого соеди.нен с выходом. узла 12 формирования выходного переноса (1-1)-го разряда накадливанзце 1 о сумматора 3, а второй вход соединен с выходом блока 8 хранения переноса, вход которого соединен с выходом 18 значенияпереноса сумматора 7, выход 17 значения суммы сумматора 7 соединен спервым входом узла 11 формированиятранзитного переноса, второй входкоторого соединен с выходом узла 12формирования выходного переноса(-1)-го разряда накапливающего сумматора 3, а выход соединен с первымвходом узла 12 формирования выходО ного переноса, второй вход которогосоединен с выходом узла 8 хранения переноса, причем управляющие входы 19-23 соответственно буферногорегистра б, сумматора 7, узла 8хранения переноса, первого 9 и второ го 10 коммутаторов соединены с управляющими входами устройства, а выход 17 значения суммы сумматора 7 является выходом 24 результата операционного модуля (разряда) 4.20 Второй коммутатор 10 каждого разряда накапливающего сумматора 3 содержит (фиг.2) три элемента И 25-27,элемент ИЛИ 28 и элемент НЕ 29, причем вход 30 является выходом блока 8 2 хранения переноса, вход 31 являетсявыходом узла 12 Формирования переноса(1-1)-го разряда накапливающего сумматора, а вход 23 является входом управления (здесь и далее для определенности предполагается, что используется двоично-кодированная системасчисления). На выходе 32 коммутатора 10 выделяется перенос в разрядосумматора 7 с весом 2 , на выходе33 - перенос в разряд сумматора с ве сом 2".Узел 11 формирования транзитногопереноса содержит (Фиг,3) три элемЕнта И 34-36 и элемент ИЛИ 37, выход 38 является выходом узла 11 фор мирования транзитного переноса иэ-го разряда накапливающего сумматора, Для определенности здесь принято, что используется двоично-кодированная шестнадцатиричная система ц С" и С,;" - переносы, обраэованнйе в узле 12 (-1)-го разряда накапливающего сумматора 3 и поступающие в разряды сумматора 7 1-го разряда двоичным весами соответственно 2 и 2, к - сумма (нумерацияиндексов соответствует возрастаниювесовых коэффициентов).В данном устройстве регистры 1 и2 множимого и множителя могут бытьреализованы на О-триггерах. Это жесправедливо и в отношении буферногорегистра б и узла 8 хранения переноса. Здесь предполагается, что в качестве суьщатора 7 используется сумматор накапливающего типа с цепью 60 образования параллельных переносов,который может быть построен на базе4 К-триггеров известными способами.В качестве узла 12 Формированиявыходного переноса может быть ис пользован комбинационный одноразрядный полусумматор, в котором, например, выход полусуммы формирует для -го разряда, перенос С, а выход переноса - С. Коммутатором 9 может служить переключательная схема, используемая по своему прямому назначению и реализованная на стандартных логических элементах 2 ИИЛИ.Работа устройства может быть описана с помощью временной диаграммы (фиг.4). Во время загрузки устройства производится одновременное либо последовательное занесение сомножителей в регистры 1 и 2 (здесь предполагается, что сомножители представлены прямыми кодами без знаков в виде правильных дробей), . 15 а также гашение информации в буферном регистре б, в сумматоре 7 и узле 8 хранения переноса всех разрядов (на чертеже этот участок временной диаграммы не конкретизирует ся). Далее циклически выполняется и идентичных шагов умножения с временным циклом С включающим две составляющие С и С .Ниже рассматривается работа некоторого 1-го разряда, так как функционирование всех других разрядов одинаково и синхронно во времени.В промежутке времени ь формируется результат на выходах 15 и 16 постоянно запоминающего блока 5, являющийся по существу суммой произведения сомножителей, поступающих по шинам 13 и 14, и слагаемого,поступающего с выхода буферного ре- гистра б и прибавляемого к младшим разрядам произведения. Одновременно с этим во времени в промежутке времени ; производится суммирова"1ние информации в сумматоре 7, а в промежутке Г" осуществляется переда ча содержимого сумматора 7 (+1)-го разряда в сумматор 7 -го разряда через первый коммутатор 9 под действием первого синхроимпульса СИ 20 в шаге с разрешения низкого. уровня управляющего сигнала УС 22, т.е.фактически в промежутке времени Вь осуществляется сдвиг ииформацйй в разрядах устройства для умножения в направлении их младщих разрядов. По заднему фронту первого синхроимпульса СИ 20 в шаге происходит из" менение низкого уровня управляющего. сигнала УС 22 на высокий.В промежутке времени С под дей,ствием синхроимпульса СИ 19 и второго синхроимпульса в шаге СИ 20 происходит соответственно запись старших разрядов результата с выхода 15 постоянного запоминающего блока 5 в буферный регистр 6 и передача 40 младших разрядов результата с выхода 16 постоянного запоминающего блока 5 через первый коммутатор 9 с разрешения высокого уровня управляю" ,щего сигнала УС 22 в сумматор 7, в Я котором в дальнейшем (в следующемлаге в промежутке времени ) происходит суммирование трех составляющих: содержимого сумматора, значениямладших разрядов результата постоянного запоминающего блока 5 и значения переноса, хранимого в узле 8 хранения переноса и подаваемого на дополнительный вход сумматора 7 черезвторой коммутатор 10 с разрешениявысокого уровня управляющего сигналаУС 23. Одновременно с этим во времени в регистре 2 множителя под действием синхроимпульса СИ 2 осуществляется однотактный сдвиг информации в сторону его младших разрядов. По заднему фронту второгосинхроимпульса СИ 20 в шаге происходит изменение высокого уровня управляющего сигнала УС 22 на низкий. Аналогичным образом может быть рассмотрено выполнение любого другого изи первых шагов умножения.После выполнения и шагов умножения требуются два дополнительных шага коррекции с временными задержкамиС" и ф каждая из которых в первомприближении может быть принята равнойС, В первом шаге коррекции фактически происходит передача содержимогобуферного регистра б через постоянный запоминающий блок 5 и первый коммутатор 9 в сумматор 7, где происходит в дальнейшем суммирование, таккак по шине 13 значения младших разрядов множителя поступает нулеваяинформация. Во втором шаге коррекциипроизводится приведение переносов,возникающих в первом шаге коррекциина выходах 18 сумматоров 7. При этомпод действием низкого уровня управляющего сигнала УС 23 осуществляется передача через вторые коммутаторы10 значений переносов, образованных с помощью узлов 11 и 12, на дополнительные входы сумматоров 7 с последующим их учетом. В результате этогона выходах 24 формируются и старших разрядов произведения. В тех жеслучаях, когда необходимо получение2 и-разрядного произведения следуетвоспользоваться известным техническимрешением, а именно, осуществлять передачу в каждом шаге содержимого сумматора 7 первого разряда и высвобождающиеся старшие разряды регистра 2 множителя.Повышение быстродействия по сравнению с известным устройством происходит от того,что в каждом такте работы предлагаемого устройства не производится приведение переносов в накапливающем сумматоре. Формула изобретениятем, что, с целью повышения быстродействия устройства, каждый разряднакапливающего сумматора содержитодноразрядный, накапливающий сумматор,два коммутатора, узел хранения переноса, узел формирования транзитногопереноса и узел формирования выходного переноса, причем входы, первогокоююутатора подключены ко входу данного разряда накапливающего сумматора и выхоцу одноразрядного накапливающего сумматора последующего разряда, а выход " ко входу накапливающего сумматора данного разряда, выход которого подключен к выходу данного разряда накапливающего сумматора, выход переноса одноразрядного накапливающего сумматора соединен совходом узла хранения переноса, выходкоторого соединен с первым входомузла формирования выходного переноса, выход которого является выходом 2 Опереноса из данного разряда, накапливающего сумматора, входы второгокоммутатора соединены с выходом блока хранения переноса и входом переноса из предыдущего разряда накапливаюшего сумматора, а выход - совходом переноса одноразрядного накапливающего сумматора, входы узлаформирования транзитного переносасоединены с выходом одноразрядногонакапливающего сумматора и входомпереноса из предыдущего разряданакапливающего сумматора, а выходподключен ко второму входу узла формирования выходного переноса, управляющий вход первого коммутаторасоединен со входом управлениясдвигом накапливаюшего сумматора, управляющий вход разрешения записиодноразрядного накапливающего сумматора соединен с четвертым управляющим входом устройства, управляющие входы блока хранения переносаи второго коммутатора соединены спятым и шестым управляющими входамиустройства. Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 769540, кл. С 06 Р 7/39,25.01.78896617 иг.З иА Составитель В.Техред А.Ач езкин Корректор О. Билак Редактор Е. Па Заказ 1169 4/5 Ф 3 вэюигшювшш аиВШШ Шфилиал ЙПП фПатентф, г. Уагород, ул. Проектная,4 В313 Тирам 731ИИПИ Государственногопо делам изобретений35, Москва, Ж, Рауш Подписноекомитета СССРи открытий ская наб., д