Устройство для защиты памяти

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскмкСоциалистмческмкРеслублмк841065пп делам нзебретекей и аткрмтий) Авторыизобретения Семавин и А. А, Обухови 1) Заявитель 54) УСТРОЛСТВО ДЛЯ ЗАШИТЫ ПАМЯТИ тывания устройства, роисходит нарушение Изобретение относится к запоминающим устройствам,Известно по основному авт. св.574774 устройство для защиты памяти, которое содержит датчик интервалов времени, подключенный выходом к первому входу элемента И, блок регистрации адреса, входы которого соединены соответственно с адресными шинами и выходом элемента И, последовательно соединенные дешифратор, ключевые элементы, триггеры, дополнительные элементы И и элемент ИЛИ, выход которого подключен ко второму входу элемента И, входы дешифратора и датчика интервалов времени соединены соответственно с адресными шинами и выходами дополнительных элементов И, причем одни из входов последних подключены к соответствующим выходам ключевых элементов 1.Недостатком этого устройства является его низкая надежность, выражающаяся в том, что устройство не ограничивает число обращений к закрытым ячейкам памяти. При многократном обращении к закрытым ячейкам памяти (например, при преднамеренных попытках получения доступа к закрытым ячейкам памяти) возрастает вероятность ложного срабавследствие которого пзащиты.Цель изобретения - повышение надежности устройства.Поставленная цель достигается тем, чтов устройство введены счетчик, элемент И-НЕ и элемент задержки, вход которого подключен к адресным шинам, а выход - к первому входу элемента И-НЕ, второй вход которого соединен с выходом элемента И, а выход - с входом счетчика, выход которого подключен к одному из входов блока регистрации адреса и к одним из входов триггеров.На чертеже изображена функциональнаясхема устройства.Устройство содержит блок 1 регистрации 5 адреса, дешифратор 2, ключевые элементы3, триггеры 4, дополнительные элементы И 5, датчик интервалов времени б, элемент И 7, элемент ИЛИ 8, адресные шины 9, элемент 1 О задержки, элемент И-НЕ 11 и счетчик 12, Вход элемента 10 задержки подключен к адЗ ресным шинам 9, а выход - к первому входу элемента И-НЕ 11, второй вход которого соединен с выходом элемента И 7, а выходс входом счетчика 2, выход которого под 841065ключен к одному из входов блока 1 и к одним из входов триггеров 4.Элемент 11 задержки задерживает поступление кода адреса на элемент И-НЕ 11 на время срабатывания дешифратора 2, ключевых элементов 3, дополнительных элементов И 5, элемента ИЛИ 8, элемента И 7.Элемент И-НЕ 11 предназначен для включения счетчика 12 при неудачных попытках обращения к зашишаемым ячейкам памяти.Счетчик 12 предназначен для подсчета числа неудачных попыток обращений к закрытым ячейкам памяти и для регистрации в блоке 1 регистрации адреса.Устройство работает следующим образом, В начальном состоянии производится установка триггеров 4, для чего на шины 9 подаются коды адресов ячеек памяти, доступных данной программе. При этом на соответствуюших выходах дешифратора 2 появляются сигналы, которые через ключевые элементы 3 устанавливают соответствуюшие триггеры 4 в единичное состояние, подготавливая тем самым срабатывание элементов И 5. Триггеры 4 в единичном состоянии определяют допуск к соответствуюшим ячейкам памяти.Кодовый адрес запрашиваемой ячейки поступает в блок 1 и дешифратор 2. На соответствуюшеи выходе дешифратора 2 появляется сигнал, который через один из выходов ключевых элементов 3 поступает на вход соответствующего элемента И 5. Если к запрашиваемой ячейке памяти разрешен допуск, то на вход этого элемента И 5 подается разрешающий сигнал с соответствующего триггера 4. Элемент И 5 срабатывает и через элемент ИЛИ 8 открывает элемент И 7, а также запускает датчик 6 интервалов времени. Датчик 6 формирует временной интервал, в течение которого разрешается допуск к запрашиваемой ячейке памяти, Этот сигнал через открытый элемент И 7 поступает в блок 1, выдающий сигнал разрешения допуска в течение сформированного интервала времени.Одновременно с подачей кодового адреса на дешифратор 2 он поступает и на эле 4мент 1 О задержки, выходной сигнал которого подается на вход элемента И-НЕ 11 по истечении времени, величина которого определяется суммой времени срабатывания дешифратора 2, ключевых элементов 3, дополнительных элементов И 5, элемента ИЛИ 8, элемента И 7.В случае обращения к закрытым ячейкам памяти сигнал на выходе элемента И 7 не подается, т.е. на выходе элемента И-НЕ 11 находится положительный сигнал, включающий счетчик 12, Счетчик 12 построен таким образом, что выходной сигнал появляется только при достижении определенного предельного числа обращений к закрытым ячейкам памяти. Этот сигнал поступает в блок 1 регистрации адреса и на триггеры 4, которые блокируют последующие обрашения к ячейкам памяти. Таким образом, для дальнейшего выполнения программы оператору ЭВМ необходимо принимать специальные решения.20 В предлагаемом устройстве повышениенадежности защиты достигается тем, что устройство ограничивает число обрашений к закрытым ячейкам памяти, уменьшая тем самым вероятность ложного срабатывания устройства,25 Формула изобретения,Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР57474, кл. 6 11 С 29(00, 196. 40 Устройство для защиты памяти по авт. з 0 св,574774, отличающееся тем, что, с целью повышения надежности устройства, оно содержит счетчик, элемент И-НЕ и элемент задержки, вход которого. подключен к адресным шинам, а выход - к первому входу элемента И-НЕ, второй вход котоЗ 5 рого соединен с выходом элемента И, а выход - с входом счетчика, выход которого подключен к одному из входов блока регистрации адреса и к одним из входов триггеров,Составитель В. Ру Техред А. Бойкас Тираж 645 ВНИИПИ Государственного ком по делам изобретений и о 113035, Москва, Ж - 35, Раушсна илнал ППП Патент, г. Ужгород, Редактор Т. КугрышеваЗаказ 4780/81 даковКорректор М. ДемчикПодписноеитета СССРткрытийя наб., д, 4/5ул. Проектная, 4