Интегральный элемент памяти

ОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СдветскмксоциалистическиеРеспублик(23) Приоритет ао делам нзееретеннй н ютерытнй(54) .ИНТЕ 1 РАЛЬНЫЙ ЭЛЕМЕНТ ПАМЯТИ Изобретение относится к области ав томатики и вычислительной техники, в частности к запоминающим устройствам, построенным на базе интегральных элементсв памяти.Известны интегральные элементы памяти, выполненные на тиристорах с питанием от трехфазной сети переменного напряжения с нулюой точкой 111Недостатки известных элементов - потребление энергии в интервале времени между сбросом и записью информации, синхронизация входного сигнала с питанием тиристора записи и неоднозначность состояния при первоначальном включении, что требует специального устройства для установки элемента в исходное состояние, и пртшодит к усложнению элемента памяти.Наиболее близким к предлагаемому является интегральный элемент памяти, содержащий тиристор записи, первый анод которого соединен через первый диод с шиной нулевого потенциала, первая база -через последовательно включенные второй диод и первый резистор с первой шиной питания, вторая база соединена через последовательно включенные второй резистор и первую группу диодов с шиной 5записи, а через третий резистор - с ш- ной нулевого потендиала, к кбторой через третий диод подключен эмиттер первого транзистора, коллектор которого соединен через четвертый резистор со второй шиной 0питания, база первого транзистора подключена через пятый и шестой резисторы ко второй шине питании, тиристор сброса, анод которого подключен через седьмой резистор к третьей шине питания, через т 5четвертый диод к первому аноду тиристора записи и через пятый диод - к шине нулевого потенциала, катод-к шине пулевого потенциала, первая база тиристора 26сброса соединена через последовательно включенные шестой диод и восьмой резистор с первой шиной питания, вторая база соединена через последовательно включенные девятый резистор и вторую25 3 8581группу диодов с шиной сброса, а черездесятый резистор - с шиной нулевогопот ен циала21Недостаток известного интегральногоэлемента памяти заключается в недоста 5точной устойчивости к помехам, наведенным на его выходе и в значительном потреблениии мощности.1.1 ель изобретения - повышение помехоустойчивости и уменьшение мощностипотребляемой элементом памяти.Поставленная цель достигается тем,что интегральный элемент памяти содержит второй транзистор и одиннадцатыйрезистор, причем второй анод тиристора15записи подключен к эмиттеру первоготранзистора, первый анод его подключенк эмиттеру второго транзистора, коллектор которого подключен к шестому резистору, а база - через одиннадцатый резистор соединена со второй шиной питания,На чертеже представлена принципиальная схема предложенного интегральногоэлемента памяти.Схема содержит тиристор 1 записи,первый анод которого через диод 2 соединен с шиной 3 нулевого потенциала,первая база его через последовательновключенные диод 4 и первый резистор 5соединена с первой шиной 6 питания, вто- зрая база - через последовательно включенные второй резистор 7 и первую группу 8 диодов с шиной 9 записи, а черезтретий резистор 10 - с шиной 3 нулевогопотенциала, к которой через диод 11 поды З 5ключен эмиттер первого транзистора 12,коллектор которого соединен через четвертый резистор 13 со второй шиной 14питания, база транзистора 12 подключеначерез пятый 15 и шестой 16 резисторы 4 Око второй шине 14 питании, тиристор 17сброса, анод которого подключен черезседьмой резистор 18 к третьей шине 19питания, через диод 20 - к первому анодутиристора 1 записи и через диод 21 - к 45шине 3, первая база тиристора 17 сброса через последовательно включенныедиод 22 и восьмой резистор 23 соединенас шиной 6 питания, вторая база - черезпоследовательно включенные девятый рыистор 24 и вторую группу 25 диодов сшиной 26 сброса и через десятый резистор 27 с шиной 3, а также содержитвторой транзистор 28, база которого через одиннадцатый резистор 29 соединена55с шиной 14,При включении напряжения питания иотсутствии входных сигналов тиристор 1записи и тиристор 17 сброса включены,02 4а транзистор 12 открыт током, протека- ющим по цепи; шина 14-переход баэаэмиттер транзистора 12 - внешняя нагрузка элемента памяти. При этом обеспечивается малое выходное сопротивлениеэлемента памяти в выключенном состояйии,и повышается коэффициент разветвленностиэлемента памяти,Укаэанное подключение элемента памяти к шинам:14 и 19 источника импульсных трапецеидальных взаимно перекрывающихся напряжений обеспечивает приложение к правому аноду тиристора 1 записипложительного постоянного напряжения втечение всего периода питающего напряжениЯ 01 х, в то вРемЯ как к анодУ тиристора 17 сброса приложено только импульсное трапецеидальное напряжениеОп , т.е. в каждом периоде напряженйя Оимеется интервал времени,когда оно было равно нулю,В интервале времени, когда напряжение питания Оп. равно нулю, а напряптжение У - номинальному значению и внэлемент памяти не занесена информация,транзистор 28 препятствует протеканиютока по цепи: О д- резистор 18-диод20-резистор 16- Оп , в результатечего в интервале времени между сбросоми записью информации элемент не потребляет мощности.Устойчивость тиристора 1 записи ксамопроизвольным включениям из-за эффектав выключенном состоянииаообеспечиьается подачей на- базуэтого тиристора через резистор 5 идиод 4 в проводящем направлении постоянного напряжения для предварительногозаряда емкости центрального перехода.Так как защита тиристора 1 эффективнатолько пРи О ф Осл ( ОД , где дт 1 щамплитудное значение напряжения помехи,О- напряжение подпора, то устойчивость двуханодного тиристора к этимвключениям полносъю обеспечивается, диодами 11 и 2, которые ограничиваютвеличины (01 + О по ) на уровне7-7,5 Н что меньше Оп,Аналогично обеспечивается устойчивостьтиристора 1 7 сброса. На его 1 . - базучерез резистор 23 и диод 22 в проводящем состоянии подано постоянное напряжение подпора, а ограничение напряженияна его аноде осуществляет диод 21.При подаче постоянного или импульсного положительного напряжения на шину9 записи (вход) элемента памяти тиристор 1 записи включается и остается вэтом состоянии после снятия информаци102 бФормул а изобретенияИнтегральный элемент памяти, содержащий тиристор записи, первый анод которого соединен через первый диод с шинойнулевого потенциала, первая база - черезпоследовательно включенные второй диоди первый резистор с первой шиной питания,вторая база соединена через последовательно включенные второй резистор и о первую группу диодов с шиной записи, ачерез третий резистор - с шиной нулевьго потенциала, к которой через третийдиод подключен эмиттер первого транзистора, коллектор которого соединен черезчетвертый резистор со второй шиной питания, база первого транзистора подключена через пятый и шестой резисторы ковторой шине питания, тиристор сброса,анод которого подключен через седьмойрезистор к третьей шине питания, черезчетвертый диод - к первому аноду тиристора записи и через пятый диод - к шине нулевого потенциала, катод-к шиненулевого потенциала, первая база тиристора сброса соединена через последовательно включенные вестой диод и восьмойрезистор с первой шиной питания, втораябаза соединена через последовательновключенные девятый резистор и вторуюгруппу диодов с шиной сброса, а черездесятый резистор - с шиной нулевогопотенциала, о т л и ч а ю щ и й с ятем, что, с целью повыш,ения помехоустойчивости и уменьшения мощности,потребляемой элементом и мяти, он содержит второй транзистор и одиннадцатыйрезистор, причем второй анод тиристоразаписи подключен к эмиттеру первоготранзистора, первый анод его подключенк эмиттеру второго транзистора, коллектор которого подключен к шестому рзистору, а база - через одиннадцатыйрезистор соединена со второй шиной питания. 5 858 онного сигнала, так как протекающий по нему ток больше тока удержания тиристора записи в течение всего периода пита, ющего напряжения Ун . В интервал времени, когда Он имеет положитель 5 ное значение, транзистор 28 открыт током, протекающим по цепи: ц - рент зистор 29 - переход база - эмиттер транзистора 28 - включенный тиристор 1, и находится в режиме насыщения. Вы ходной транзистор 12 при.этом закрыт.Для возврата элемента памяти в предыдущее состояние подают положительное напряжение на шину 26 сброса. При положительном напряжении О, тиристор дн17 сброса включается, в результате чего напряжение Он не подается на правый анод тиристора 1 и последний в образовавшейся паузе его напряжения питании выключается. После снятия сигнала сбро О са тиристора 17 также выключается.Для увеличения устойчивости к помехам, наведенным на выходе элемента памяти, которые выключают включенный тиристор 1 записи, между базой выходного транзистора 12 и коллектором транзистора 28 включен резистор 15. Помь- . ха на выходе элемента ограничивается диодом 11 до величины 0,7-0,9 В и включенный тиристор не вйключчтся, так ЭО как в этом случае по цепи резистор 15 - переход база-эмиттер транзистора 12 будет протекать не весь анодный ток тиристора 1 записи, а лишь его часть, а протекающий через него ток имеет величину, достаточную для его удержания во включенном состоянии.Напряжение на выходе 30 элемента памяти под действием помехи на его выходе, положительной по отношению к катоду ти-щ ристора 1 записи, увеличивается в меньшей степени, чем в известном элементе, так как в элементе памяти ток помехи замыкается по цепи-. выход 30 - левая половина тиристора 1 записи - шина 3 нулевого потенциала.Уменьшение напряжения на выходе до 0,9-1,0 В позволяет уменьшить Ун иОни при коэффициенте разветвленности к Ъ 0 потребляемая;,:ощность уменьшает ося на 15%. Источники информации,принятые. во внимание при экспертизе 1, "Металлургия", Ж 3, 1974,с. 169-1 74,2, Авторское свидетельство СССР.858102УмуСоставитель В. Фролов Редактор В. Иванова Техред С.Мигунова Корректор Г Назарова 6/85 Тираж 645 Подписное ВНИИПИ Государственного комитета СССРпо делам изобретений и открытяй 113035, Москва, Ж, Раушскаи наб.д. 4 иал ППП Патент", г. Ужгород, ул. Проектная 4