Устройство для контроля интегральных блоков памяти

776224 11 О 20 45 50 5 3, 8 и второй входы и выход регистра программ соединены соответственно а первым выходом первого коммутатора, с первыми входом и выходом первого формирователя сигналов, вторые вход и выход которого подключены соответствен но к первым выходу и входу блока управления, второй вход и второй и третий выходы которого соединены соответственно с выходом генератора сигналов и спервым и со вторым входами второго формирователя сигналов, третий и четвертый входы и выход которого подключены соответственно к первому выходу блока питания, ко второму выходу 1 первого коммутатора и к первому входу второго коммутатора, входы первого компаратора соединены соответственно с первым выходом второго коммутатора и со вторым выходом блока питания, третий выход которого Подключен ко второму входу второго коммутато- ра, а вход - к третьему выходу перво" го коммутатора, вход регистра чтения соединен с выходом первого компаратора, а выход - с первым входом второго компаратора, второй вход которого подключен к первому выходу регистра записи, а выход - к третьему входу блока управления, четвертые вход и выход которого соединен соответственно с выходом схемы сравнения и со входом регистра записи, второй выход которого подключен к третьему входу второго коммутатора, первый , второй и третий входы и первый выход первого регистра адреса соединены соответственно с выходом второго регистра адреса, с первым выходом третьего регистра адреса, с первым выхбдом и со входом четвертого регистра адреса, вторые выходы первого, третьего и четвертого регистров адреса подключены к соответствующим входам схемы сравнения, вхо. ды второго и третьего регистров адреса соединены с четвертым выходом первого коммутатора, .четвертый вход первого регистра адреса подключен к пятому выходу блока управления, а третий выход - к четвертому входу второго коммутатора, пятый вход и второй выход которого являются соответственно входом и выходом устройства, введены триггер, счетчик, регистр зоны, третий компасатор, пятый и шестой регистры адреса, элемент ИЛИ и элементы И, причем входы регистра зоны и первые входы первого и второго эле. ментов И соединены соответственнос пятым и с шестым выходами блокауправления, первый вход третьего элемента И и установочный вход счетчикаподключены к седьмому выходу блокауправления, выход первого и входычетвертого элементов И соединены соответственно с пятым входом, с восьмым и с девятым выходами блока управления, выходы счетчика подключены к седьмому выходу блока управления,выход первого и входы четвертого элементов И соединены соответственнос пятым входом, с восьмым и с девятымвыходами блока управления, выходысчетчика подключены к одним иэ входовтретьего компаратора и входам пятогоэлемента И, выход которого соединенс первым входом шестого элемента И,второй вход которого подключен к выходу четвертого элемента И и счетному овходу счетчика, а выход к информационному входу пятого регистра адреса,адресные вход и выход которого соедииены соответственно с третьим выходом и четвертым входом первого регистра адреса, другие. входы третьегокомпаратора подключены к выходам регистра эоны, а выход - к установочному входу триггера, инверсный выаодкоторого соединен со вторым входомпервого элемента И, а прямой выходсо вторыми входами второго и третьего элементов И, выходы которых подключены соответственно ко входам эле мента ИЛИ, выход которогосоединенсо входом сброса триггера, шестым входом блока управления и информационным входом шестого регистра адреса,информационный выход которого подклю чен к четвертому входу схемы сравнения, а адресные вход и вь 0 сод соединены соответственно с пятым выходом и входом первого регистра адреса.На чертеже изображена функциональная схема предлагаемого устройства,Устройство содержит первый формирователь 1 сигналов, генератор 2 сигналов, регистр 3 программ, блок 4 управления с пятым выходом 5, первый коммутатор б с четвертым выходом 7,предназначенные .для генерации программ, первый 8, второй 9, третий10 и четвертый 11 регистры адреса, схему 12 сравнения, пятый регистр 13 адреса, второй формирователь 14 сигналов, блок 15 питания, обеспе-. чивающий программируемое питание, первый компаратор 16 аналогового,тиПервый и второй входы и выходрегистра 3 программ соединены соответственно с первым выходом первогокоммутатора 6, с первыми входом ивыходом первого формирователя сигналов 1, вторые вход,и выход которого подключены соответственно к первым выходу и входу блока 4 управления, Второй вход и второй и третийвыходы блока 4 управления соединены .соответственно с выходом генератора2 сигналов и с первым и .вторым входами второго формирователя 14 сигналов,третий и четвертый входы и выходкоторого подключены соответственно кпервому выходу блока 15 питания, ковторому выходу первого коммутатора6 и к первому входу второго коммута-тора 20. Входы первого компаратора16 соединены соответственно с первым выходом второго коммутатора 20и со вторым выходом блока 15 питания, третий выход которого. подключенко второму входу коммутатора 20, а,вход - к третьему выходу первого коммутатора 6, Вход регистра 17 чтениясоединен с выходом первого компаратора 16, а выход - с первым входомвторого компаратора 19, второй входкоторого подключен к первому входурегистра 18 записи, а выход - ктретьему входу блока 4 управления.Четвертыевход и выход блока 4 управления соединены соответственно с выходом схемы 12 сравнения и со входом регистра 18 записи, второй выход которого подключен к третьему входу второго коммутатора 20, Первйй, второй и третий входы и первый выход первого регистра 8 адреса соединены соответственно с выходом второго регистра 9 адреса, с первым выходом третьего регистра 10 адреса и с первым выхо дом и со входом четвертого регистраадреса. Вторые выходы первого 8, . третьего 10 и цетвертого 11 регыстровадреса подключены.к соответствующим входам схемы 12 сравнения, Входы второго 9 и третьего 10 регистров адреса соединены с четвертым выходом 7 первого коммутатора 6. Четвертый вход 5 8 па, регистра 17 чтения, регистр 18 записи, второй компаратор 19, второй коммутатор 20, шестой регистр 21 адреса, первый 22, второй 23, третий 24, четвертый 25, пятый 26 и шестой 27 элементы И, элемент ИЛИ 28, триггер 29, счетчик ЗО, регистр 31 зоны и третий компаратор 32,77622 6первого регистра 8. адреса подключенк пятому выходу 5 блока 4 управленияа третий выход - к четвертому входувторого коммутатора 20, пятый вход ивторой выход которого являются соответственно входом и выходом устройства.Входы регистра 31 зоны н первыевходы первого 22 и второго 23 эле О ментов И соединены соответственно спятым 5 и с шестым выходами блока 4управления. Первый вход третьего элемента И 24 и установочный вход счетчика 30 подключены к седьмому выходу 15 блока 4 управления, Выход первого22 и входы четвертого 25 элементовОИ соединены соответственно с пятымвходом, с восьмым и с девятым выхода-,ми блока 4 управления. Выходы счет О чика 30 подключены к одним из входовтретьего компаратора 32,и входам пятого 26 элемента И,выход которогосоединен с первым входом шестого элемента И 27, второй вход которого под ключен к выходу четвертого элементаИ 25 и счетному входу счетчика 30,а выход к информационному входу пятого регистра 13 адреса, адресныевход и выход которого соединены со- ЗО ответственно с четвертыми выходом ивходом первого регистра 8 адреса. Другие входы третьего компаратора 32подключены к выходам регистра 31 зоны, а выход к установочному входу триггера 29, инверсный выход которогосоединен со вторым входом первого элемента И 22, а прямой выход со вторымивходами второго 23 и третьего 24 элементов И, выходы которых подключенысоответственно ко входам элемента 40ИЛИ 28, Выход элемента ИЛИ 28 соединен со входом сброса триггера 29,шестым входом блока 4 управления иинформационным входом шестого регист"ра 21 адреса, информационный выход 45 которого подключен к четвертому входу схемы 12 сравнения, а адресныевход и выход соединены соответственно с пятыми выходом и входом первогорегистра 8 адреса.50Устройство работает следующим образом.Предлагаемое устройство проводитфункциональный контроль интегральных блоков схем памяти по трем аппаратно реализованным программам.При выполнении первой програмьыпервоначально производится записьфона "нулей" во все ячейки проверяны памяти, так как проверяются основные ее параметры: Функционирование ячеек, правильность адресации, взаимовлияние ячеек, одновременный набор, время выборки при считывании и время восстановления после записи.Первоначально с первого коммутатора 6 заносятся исходные данные в регистр 3 программы о номерах программ и режиме контроля, режим "годен 11негоден , контроль проводится до получения первого сигнала "Брак", режим автоматического поиска годных зон, в регистр 31 зоны о количестве последовательно годных ячеек, образующих зону, в блок 15 питания для задания уровней логических сигналов и напряжений питания проверяемой памяти, во второй формирователь 14 сигналов, для задания временных параметров сигналов, воздействующих на пронеряемую память, а также во второй 9 и третий 1 О регистры адреса, после чего осуществляется пуск программного блока 4, в котором аппаратно реализованы три программы функционального контроля.По командам первого формирователя 1 сигналов блок 4 управления осуществЛяет . .управление вторым формирователем 14 сигналов в необходимом режиме (запись кли.чтение), выходные сигналы которого поступают на объект контроля через второй коммутатор 20. Блок 4 управления также формирует и заносит исходные данные в.регистр 18 записи (данные при записи, ожидаемый код при чтении). Выходные данные из объекта контроля через второй коммутатор 20 поступают на вход первого компаратора 16, где сравниваются с заданными уровнями. логических сигналов к заносятся в регистр 17 чтения, после чего второй компаратор 19 сравнивает коды регистров чтения 17 и записи 18, Результат сравнения поступает в блок 4 управления, который формирует сигнал "Брак" или "Годен". Всесигналы, формируемые блоком 4 управления, синхронизируются генератором 50 2 сигналов,формирование адреса ячейки проверяемой памяти прокэводится впервом регистре 8 адреса сигналами блока 4 управления согласно алгоритмамвыполняемых программ путем добавления вычитания "единицы" иэ содержимого перваго регистра 8 дадреса или обмена информации со вторым 9, третьим 1 О,7 877622 8емой памяти, затем осуществляетсяпоследовательный перебор ячеек с вы-полнением для каждой из них операции запись единицы - чтение единицы - запись нуля, - чтение нуля, после чего производктся запись фона"единиц" во все ячейки проверяемойпамяти с последующим последовательным перебором ячеек и выполнениемдля каждой из них операций запись 0нуля - чтение нуля - запись единицычтение единицы. Эта программа исполь"эуется только для выявления отказов,при которых из ячейки постоянно считывается "нуль", илк "единица" не зависимо от записываемой в нее инфор-.мации, и тем самым позволяет определить предполагаемую годную зону проверяемой памяти, которая затем контролируется второй или третьей программой, Минимальный размер годных зонзадается заранее и хранится в регистре 31 зоны, а максимальный размер оп.ределяется программно, что дает возможность получить информацию о распределении этих зон по проверяемой,памяти.При выполнении второй црограммыпервоначально во все ячейки записывается фон "нулей". После этого в первую ячейку записывается "единица".Затем из остальных ячеек считываетсяфон, потом "единица" и в ячейку вновьзаписывается фоновое значение. Такая.последовательность операций повторя 1ется для каждой ячейки памяти. Вследза этим проводится проверка с инвертированными данными. Эта программапозволяет проверить функционированиеячеек, правильность адресации и взаимовлияния ячеек в предлагаемой год"ной зоне памяти.При выполнении третьей программыпервоначально во все ячейки записывается фон "нулей", после чего каждаяаара ячеек проверяется следующим об-разом: во вторую ячейку записывается"единица", нз первой считываетсяфон, во вторую записывается фон, из первой считывается фон, в третью записывает;ся единица р иэ первой считываетсяфон и т.д. После того, как все ячейки проверены по отношению к первой,последовательность повторяется длявторой ячейки памяти и т,д. Затемданные инвертируются и последовательность повторяется. Эта программа позволяет наиболее полно оцениТь работоспособность предлагаемой годной зо8776 Формула изобретения 9четвертым )1, пятым 13 и шестым 21 регистрами адреса. Затем адрес из первого регистра 8 адреса через второй коммутатор 20 передается на соответствующие входы объекта контроля.5При выполнении первой программы содержимое первого регистра 8 адреса сравнивается схемой 12 сравнения с кодом адреса верхней границы проверяемой памяти, хранящимся в третьем ре О гистре 10 адреса. Блоком 4 управления по )результату сравнения вырабатываются сигналн "Конец записи фона", ЧИнвертирование данных", "Конец первой программы",15 Сигнал "Годен" при наличии признака первой программы проходит черезчетвертый элемент И 25 и добавляет еди.ницу в счетчик 30. Если код счетчика30 равен нулю, пятый элемент И 2620формирует потенциал, разрешающий про,хождение .сигнала с выхода четвертогоэлемента И 25 через шестой элементИ 27, на информационный вход пятОгорегистра 13 адреса. По этому сигналу25содержимое первого регистра 8 адресапередается в пятый регистр 13 адреса,который предназначен для храненияадреса нижней границы предполагаемойгодной зоны. При отсутствии сигнала"Брак" в счетчике 30 накапливаетсячисло последовательно годных ячеекпамяти, которое сравнивается с содер"жимым регистра 31 зоны третьим компаратором 32, выходным сигналом которого устанавливается в единичное состояние триггер 29. Единичное состояние триггера 29 указывает на обнаружение предполагаемой годной зоны,адрес верхней границы которой регист1.ируется в шестом регистре 21 адресасигналом с выхода элемента ИПИ 28.По этому сигналу содержимое первогорегистра 8 адреса передается в шестой регистр 21 адреса, а также сбра"сывается в нулевое состояние триггер29, и производится запуск второй илитретьей программы на дальнейший контродь выявленной зоны, Выходной сигналэлемента ИЛИ 28 формируется по единичному состоянию триггера 29 при наличии сигнала "Брак", нли сигнала "Конецпервой программь 1", которые проходятсоответственно через второй 23 и третий 24 элементы И на входы элементаИЛИ 28. Кроме того, сигналом "Брак",счетчик 30 устанавливается в нулевоесостояниеа по сигналу "Конец первой программы" и нулевому. состоянию 22 )отриггера 29 первый элемент И 22 вырабатывает сигнал "Конец контроля".При выполнении второй или третьей программы содержимое первого регистра 8 адреса сравнивается с кодом четвертогои шестого 21 регистров адреса схемой 12 сравнения, В четвертом регистре 11 адреса хранится адрес ячейки памяти, в которую записано "тест-слово"1 а в шестом регистре 21 адреса, адрес верхней границы предполагаемой годной эоны, При сравнении кодов первого 8 и четвертого 11 регистров адреса соответствующими сигналами блока 4 управления осуществляется восстановление фона в ячейке, адрес которой находится в первом регистре 8 адреса, Затем этот адрес наращивается на единицу и производится запись тест-слова по модифицированному адресу, После этого код адреса с первого регистра 8 адреса передается для хранения в четвертый регистр 11 адреса и выполнение. программы продолжается, Сравнение кодов первого 8 и шестого 21 регистров адреса осуществляется каждый раз при чтении "тест-слова", и, в случае сравнения, блоком 4 управления вырабатывается сигнал "Конец программы", нос" ле чего граничные адреса обнаруженной годной зоны выводятся на печать11 11 по концу печати или по сигналу Брак полученному при Прохождении второй или третьей программы , после чего запускается первая программа контроля . Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно обеспечивает . контроль интегральных блоков памятив режиме автоматического поиска годных эон и дает возможность получить информацию о распределении годных зон в накопителе проверяемого блока памя" ти, необходимую на этапе разработки и в процессе производства, за счет чего расширяется область применения устройства. Устройство для контроля интегральных блоков памяти, содержащее генера"Ю тор сигналов, регистр программ, формирователи сигналов, регистры адРеСа, схему сравнения, регистр чтения, регистр записи, компараторы, коммутаторы, блок .управления и блок пита22 12 1. Авторское свидетельство СССРУ 354473, кл. 6 13 С 29/00, 1970,2, Патент США.У 3751649,кл. С 11 С 29/00, опублик. 1973 (про"тотип). 11 8776ния, причем первый и второй входы ивыход регистра программ соединены соответственно с первым выходом первого,коммутатора, с первыми входом и выходом первого формирователя сигналов,вторые вход и вь 1 ход которого подключены соответственно к первым выходуи входу блока управления, второй входи второй и третий выходы которогосоединены соответственно с выходом Огенератора сигналов и с первым и совторым входами второго формирователя сигналов, третий и четвертый входы и выход которого подключены соот"ветственно к первому выходу блока пи" 15тания, ко второму выходу первого коммутатора и к первому входу второгокоммутатора, входы первого компаратора соединены соответственно с первымвыходом второго коммутатора и со 20вторым выходом блока питания, третийвыход которого подключен ко второмувходу второго коммутатора а вход -к третьему выходу, первого коммута-.тора, вход регистра чтения соединен 25с выходом первого .компаратора, а выход - с первым входом второго компаратора, второй вход которого подключен к первому выходу регистра записи, а выход - к третьему входу блокауправления, четвертые вход и вшходкогорого соединены соответственно свыходом схемы сравнения и со входомрегистра записи, второй выход которо-,го подключен к третьему входу второ 35го коммутатора, первый, второй и третий входы и первый выход первого регистра адреса соединены соответственно с выходом второго регистра адреса, с первым выходом третьего регист40ра адреса, с первым выходом и со входом четвертого регистра адреса, вторые выходы первого третьего и четвертого регистра адреса подключены ксоответствующим входам схемы сравнения.,5входы второго и третьего регистров адреса соединены с четвертым выходом/первого коммутатора, четвертый вход первого регистра ацреса подключен к пятому выходу блока управления, атретий выход - к четвертому входу вто 50 рого коммутатора, пятый вход и, второй выход которого являются соответ-. ственно входом и выходом устройства, о т л и ч а ю щ е е с я . тем, что, с, целью расширения области применения5 устройства за счет обеспечения режима поиска годных зон в накопительных интегральных блоках памяти, оно содержит триггер, счетчик, регистрзоны, третий, компаратор, пятый ишестой регистры адреса, элемент ИЛИи элементы И, причем входы регистразоны и первые входы первого и второго элементов И соединены соответственно . с пятым и с шестым выходамиблока управления, первый вход третьего элемента И и установочный входсчетчика подключены к седьмому выходу блока управления, выход первогои входы четвертого элементов И соединены соответственно с пятым входом,с восьмым и с девятым выходами блокауправления выходы счетчика подключены к седьмому выходу блока управпения, выход первого и входы четвертого элементов И соединены соответственно с пятым входом, с восьмым и девятым выходами блока управления,выходы счетчика подключены к одним взвходов третьего компаратора и входам пятого элемента И, выход которогосоединен с первым входом шестого элем мента И, второй вход которого подключен к выходу четвертого элементаИ и счетному входу счетчика, а выходк информационному входу пятого регпстра адреса, адресные вход и выходкоторого соединены соответственнсо стретьим выходом и четвертым входом первого регистра адреса другие входы третьего компаратора подключены квыходам регистра зоны, а выход - кустановочному входу триггера, инверсный выход которого соединен со вторым входом первого элемента И, а прямой выход со вторыми входами второгои третьего элементов И, выходы которых подключены соответственно ко входам элемента ИЛИ, выход которогосоединен со входом сброса триггера,шестым входом блока управления и информационнщм входом шестого регистра адреса, информационный выход которого йодключен к четвертому входу схемы сравнения, а адресные вход и выход соединены соответственно с пятыми выходом и входом первого регистра, адреса.,Источники информации,принятые во внимание при экспертизе