Запоминающее устройство с контролем

Сов з СоветсиинСоцналистичесиикРеспублик АВТОРСКОМУ СВИДЕТЕЛЬСТВУ 6 ) Дополнительное к авт. сви 0(2 2) Заявлено 10.01 присоединением зая 9338/18-24 51)М, Кл. С 11 С 29/00 кееударстеенный квинте СССР(54) ЗА 11 ОМИНАЮЩЕЕ УСТРОЙСТВО С КОНТРОЛЕ татком этого запоминающегоиэкое быстроных циклов запицессе обнаружеой ва ет ействи иисч ия оши из-з овт ыв в про ок. Извести с и вле лок памятисла, блори ггеромия 1. Блок конпри считыва и после зошибок о в писываетсполнитель торого указывПри воспроизвление ошибокинвертированис содержимым Изобретение относится к автомати ке и вычислительной технике и может быть использовано при разработке за поминающих устройств ЦВМ и систем х нения и переработки информации. запоминающее устройствоем ошибок, содержащеесоединенный с регистроконтроля, соединенные сски, блок инвертировароля обнаруживает ошибки ии числа, следующим сразуВ случае обнаружения инвертируется и вновь заблок памяти вместе с доразрядом, содержимое коает на инверсию числа. едении информации исправпроизводится вторичным ем числа в соответствии дополнительного разряда. Наиболее близким к предлагаемому является запоминающее устройство с исправлением ошибок, содержащее основной и дополнительные блоки памяти, ад" ресныевходы которых соединены с бло" ком выборки адресов, регистр числа, блок контроля, входы которого соединены с выходами основного блока памяти, а первый выход - с управляющим входом регистра числа, дешифратор, а также схемы "И" - по числу разрядов основного блока памяти, причем, выходы дополнительного блока памяти соеди" иены с входами дешифратора, выходы которого соединены с первыми входами соответствующих схем И, а второй вход блока контроля соединен со вторыми входами всех схем ИЮ 3.86 8844 Код числа хранится в основном бло ке памяти. Дополнительный блок памяти хранит номера разрядов, где имеются дефектные запоминающие элементы в основном блоке памяти, При воспроизведении информации, в случае обнаружения ошибки блоком контроля, происходит ее исправление в регистре числа путем инвертирования ошибочного раз ряда в соответствии, с номером дефектного зааоиииеацего элемента, считанного из дополнительного блока памяти.Недостатком данного запоминающего устройства является низкая надежность, так как не обнаруживаются отказы запоминающих элементов основного блока ,памяти, происходящие в процессе эксплуатации запоминающего устройства.Цель изобретения - повышение надежности запоминающего устройства,Поставленная цель достигается тем, что в запоминающее устройство с контролем, содержащее основной накопитель, адресные входы которого подключены к выходам адресного блока и к адресным входам первого дополнительного накопителя, информационные входы - к выходам информационного регистра и к первым входам первого блока контроля, выходы основного нако" пителя подключены ко входам второго блока контроля и к информационным входам информационного регистра, дополнительный информационный вход основного накопителя подключен к выходу первого блока контроля и дешифратор, входы которого подключены к выходам первого дополнительного накопителя, а выходы " к первым управляющим входам информационного регистра, допойиительно введены второй дополнительный накопитель, адресные входы которого подключены к выходам адресного блока, а выход - ко второму входу пер. вого блока контроля, и третий блок контроля, первый вход которого подключен к дополнительному выходу основ ного накопителя, второй .вход - к выходу второго блока контроля, а первый и второй выходы - соответственно ко второму и к третьему управляющим входам информационного регистра, третьи входы первого блока контроля подключены к выходам дешифратора.Ка чертеже представлена блок-схема предлагаемого запоминающего устройства с контролем.Запоминающее устройство содержит адресный блок 1, основной накопи 5 10 15 20 25 ЭО 35 40 45 50 55 4тель 2, первый дополнительный накопитель 3, второй блок 4 контроля, информационный регистр 5, дешифратор,б,второй дополнительный накопитель ,первый блок 8 контроля, третий блок 9контроля.В основном накопителе 2 допускается некоторое количество дефектных запоминающих элементов, но не более одного по каждому адресу, и некотороеколичество случайных сбоев или систематических отказов запоминающих элементов, возникших в процессе эксплуатации. Адреса дефектных запоминающихэлементов заранее известны,По этим адресам в первом дополнительном накопителе 3 хранятся номерадефектных запоминающих элементов. дефекты запоминающих элементов, которые допускаются в основном накопителе 2,могут быть двух типов: выход запоминающего эйемента постоянен и равен 1 и выход запоминающего элементапостоянен и равен О, Типы дефектов запоминающих элементов заранее известны и хранятся в одноразрядном второмдополнительном накопителе 7. Первый 3и второй 7 дополнительные накопителимогут быть выполнены в виде одногоблока постоянной памяти и не содержатдефектных элементов.Запоминающее устройство работаетследующим образом., Адресный блок 1 формирует код адреса, который одновременно поступаетна адресные входы основного 2 и двухдополнительных 3 и 7 накопителей,В режиме записи код числа из информационного регистра 5 поступает на числовые входы основного накопителя 2и одновременно на первый блок 8 контроля. На первый блок 8 контроля поступает также код типа дефекта из второго дополнительного накопителя. 7.Номер дефектного разряда из первогодополнительного накопителя 3 поступаетна входы дешифратора 6, при этом возбуждается одна из его выходных шин.Сигнал с возбужденной шины дешифратора 6 поступает на первый блок 8 контроля. По сигналу с возбужденной шиныдешифратора Б первый блок 8 контроляпроизводит сравнение типа дефекта запоминающего элемента, с информацией,которая записывается в этот дефектный запоминающий элемент. В случаенесравнения первый блок 8 контролявырабатывает сигнал, соответствующийлогической , которая записывается. Источники информации,принятые во внимание при экспертизе 5 8688 в дополнительный разряд основного накопителя 2 одновременно с записью числа. В случае сравнения или в случае отсутствия дефектного запоминающего элемента по выбранному адресу в дополнительный разряд основного накопителя 2 записывается "0".В основной накопитель 2 информация записывается вместе с контрольным кодом, например, но модулю 2.10В режиме считывания второй блок 4 контроля производит проверку правильности числа, считанного из основного накопителя 2. Сигнал со второго блока 4 контроля одновременно с содержимым дополнительного разряда основного накопителя 2 поступают на соответст- вующие входы третьего блока 9 контроля. В случае отсутствия ошибок, сигнал с третьего блока 9 контроля поступает на второй управляющий вход информационного регистра 5, разрешая выдачу числа. В случае обнаружения неисправимой ошибки, сигнал с третьего блока 9 контроля запрещает выдачу числа. В том случае, если ошибка исправима, сигнал с возбужденной шины, дешифратора 6 поступает на первые уп. равляющие входы информационного регистра 5, выполненного, например, на триг б герах со счетными входами, и по управляющему сигналу с третьего блока контроля 9 происходит инвертирование информации в ошибочном разряде, а затем выдача скорректированного числа.35Предлагаемое устройство обладает более высокой надежностью, по сравнению с известными, т.е. позволяет не только исправить ошибки, вызыванные наличием технологических дефектов в ос 40 новном блоке памяти, но и обнаружить неисправности, возникающие в процессе эксплуатации запоминающего устройства, что повышает достоверность информации, поступающей в процессор либо другие средства обработки инфор"45 мации. Запоминаннщее устройство с контролем, содержащее основной накопитель, адресные входы которого подключены к выходам адресного блока и к адресным входам первого дополнительного накопителя, информационные входы - к выходам информационного регистра и к первым входам первого блока контроля, выходы основного накопителя подключены ко входам второго блока контроля и к информационным входам информационного регистра, дополнительный информаци" онный вход основного накопителя подключен к выходу первого блока контроля, и дешифратор, входы которого подключены к выходам первого дополнительного накопителя, а выходы - к первым управляющим входам информационного ре" гистра, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности устройства, в него введены второй дополнительный накопитель, адресуые входы которого подключены к выходам адресного блокаа выход - ко второму входу первого блока контроля, и третий блок контроля, первый вход которого подключен к дополнительному выходу основного накопителя, второй вход - к выходу второго блока контроля, а первый и второй выходы - соответственно ко второму и к третьему управляющим входам информационного регистра, третьи входы первого блока контроля подключены к выходам дешифратора. 1. Патент США У 3768071,кл. О, 11 С 29/00, 1976.2. Авторское свидетельство СССРСоставитель С. Шустенко Регактор Е. Спиридонова Техред М,Голинка Корректор С. Шекмар Заказ 8340775 Тираж 648 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 133035 Москва ЖРа ская наб, д, 45 т л г ХЩ2.Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4