Запоминающее устройство матричного типас самоконтролем

(23) Приоритет Опубликовано 23,07.81, Бюллетень РЙ 27 ао делам каобретеиий н открытий(088,8) Дата опубликования описания 25 .07.81(71) Заявитель Минский радиотехнический институт ИМИ.Ц(54) ЗАПОМИНАКМЦЕЕ УСТРОЙСТВО МАТРИЧНОГО ТИПА С САМОКОНТРОЛЕМ1Изобретение относится к областизапоминающих устройств.Известно запоминающее устройство матричного, типа, содержащее накопитель, дешифоаторы строк и столбцов.блок считывания, элемент И, шины за 5писи, разрешения записи и управления ЩНедостатком этого устройства является то, что его работоспособностьнарушается при отказах и сбоях элеИментов памяти накопителя,Наиболее близким техническим решением к изобретению является запоминающее устройство, содержащее накопитель, дешифраторы адреса столбцови строки, блоки считывания, кодированияи контроля, первый и второй блоки коррекции, первый сумматор по модулюдва, шины записи, разрешения записии управления 1 2),20Однако это устройство характеризуется низкой надежностью из-за коррекции только однократных ошибок вкаждой строке накопителяЦель изобретения - повьппение на" дежности устройства за счет исправления двухкратных ошибок в каждой стро" ке накопителя.Поставленная цель достигается тем, что в запоминающее устройство матричного типа с самоконтролем, содержащее накопитель, дешифратор столбцов, дешифратор строк, блок кодирования, первый и второй блоки коррекции, блок контроля, :первый сумматор, блок считывания, первую Группу элементов И и шины записи, разрешения записи и управления, причем числовые шинЫ накопителя соединены с выходами дешифратора строк, выходные шины - со входами блока считывания и блока контроля, выходы которого соединены с одними из входов первого блока коррекции, другие входы которого соединены с выходами блока кодирования, выходы дешифратора столбцов подключены к входам блока кодирования и управляющим входам блока считывания,вы9 4тора столбцов и входу элемента НЕ,а выход четвертого сумматора является выходом устройства.На фиг, 1 изображена функциональная схема устройства; на фиг, 2 -схема выполнения второго блока коррекции еПредлагаемое устройство содержитфиг. 1) накопитель 10,соединенный числовыми шинами 2 с выходами дешифратора 3 строк. Выходные шины 4 накопителя соединены с входами блоковсчитывания 5 и контроля 6. Выходыблоков считывания 5 и контроля 6 подключены соответственно к первомувходу первого сумматора 7 и входампервого блока 8 коррекции, входампервого элемента И 9 и элемента ИЛИ1 О, Выход первого блока 8 коррекциисоединен со вторым входом первогосумматора 7, Управляющие входы 11блока 5 считывания соединены с однимииз входов дешифратора 12 столбцов,входами блока 13 кодирования.Устройство также содержит группу элементов ИЛИ 14, первую группуэлементов И 15, имеющих выходы 16,второй блок 17 коррекции, элементНЕ 18, имеющий выход 19 второй элемент И 20, второй сумматор 21, имеющий выход 22, шину 23 управления,шину 24 разрешения записи, триггер25, группу триггеров 26, шину 27 записи, третий 28 и четвертый 29 сумматоры, имеющие соответственно выходы 30 и 31. Блок 17 коррекции иэлементы И 15 имеют соответственновыходы 32 и 33. Устройство такжесодержит вторую группу элементов И34, группу сумматоров 35, третийэлемент И 36.,Все перечисленные выше сумматоры7, 21,28,19 и 35 являются сумматорами по модулю два.Входы сумматора 21 соединены сшиной 27, одними из входов триггера25 и выходом 30 сумматора 28. Выходсумматора 21 соединен с первым входом элемента И 36. Входы сумматора29 соединены с выходами сумматоров 7и 28, входы сумматора 28 подключенысоответственно к одной из выходныхшин 37 накопителяи выходу эле"мента И 9. Выход элемента ИЛИ О соединен с первым входом элемента,И 20,второй вход которого подключен квыходу триггера 25 и первым входамсумматоров 35. Управляющие и информа 3 84930 ход которого и выход первого блока коррекции соединены со входами нервого сумматора, одни из входов второго блока коррекции подключены соответственно к выходам блока кодирования, шине разрешения записи, шине управления и выходу первого сумматора, разрядные шины накопителя подключены к выходам второго блока коррекции и элементов И первой группы, одни из1 О входов которых соединены с шиной разрешения записи и шиной управления - введены второй, третий и четвертый сумматоры, триггер, первый, второй и третнй элементы И, элемент ИЛИ, эле мент НЕ, группу триггеров, группу.сумматоров, вторую группу элементов И и группу элементов ИЛИ, причем входы второго сумматора соединены с шиной записи, одними из входов триггера и 20 выходом третьего сумматора, выход вто-, рого сумматора соединен с первым входом третьего элемента И, входы четвертого сумматора соединены с выходами первого и третьего сумматоров, 25 входы третьего сумматора подключены соответственно к одной из выходных шин накопителя и выходу первого элемента И, входы которого соединены с выходами блока контроля и входами элемен та ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу триггера и первым входам сумматоров группы управляющие и информационные вхо ды триггеров группы соединены соответственно с шиной разрешения записи, другим входом триггера, разрядньщи шинами накопителя и выходами элементов И второй группы, выходы триггеров 40 соединены соответственно со вторыми входами сумматоров группы, выходы которых подключены к первым входам элементов И второй группы, вторые входы которых соединены с выходом вто рого элемента И, другие входы второго блока коррекции подключены соответственно к выходу элемента НЕ и второму входу третьего элемента И, к одному из выходов дешиф ратора столбцов и первым входам элементов ИЛИ группы, вторые входы которых соединены с другими выходами дешифратора столбцов, другие входы элементов И первой группы подключены 55 соответственно к выходу третьего элемента И, выходам элементов ИЛИ группы, к одному иэ выходов дешифра5 849309 6 рочный вектор (синдром 5), который равен нулю при отсутствии однократных и двукратных ошибок в опрашиваемой строке накопителя 1 и не равен нулю - в противном случае.;чально происходит контрольное считывание, в результате чего на сумматоре 7 корректируется сигнал с опрашиваемого разряда, а затем производится .запись информации в основной и проверочные разряды (если опрашиваемый элемент памяти изменяет свое состояние. Одновременно с записью этой информации происходит запись вход дешифратора 3 строк - код адреса,соответствующий опросу первой строинформации о состоянии элементов ки. На выходе дешифратора 2 появляет- . памяти опрашиваемой строки в триггера26. После снятия сигнала с шины 24 разрешения записи, производитсявторое контрольное считывание. Приэтом, если синдром Ь=О, то хранимоев триггерах 25 слово не записываетные сигналы и, проходя через элементы ИЛИ 14 и элемент НЕ 18, открывает элементы И 15, 42 и 48. Одновременно этот сигнал, инвертируясь на элементе НЕ 18, устанавливает на ся инвертированным вновь в опрашиваевыходах элементов И 20 и 46 нулевые .мую строку накопителя 1. В против- сигналы, которые записываются для хра- ном случае, т.е, когда ЬФО, хранипения в первую строку накопителя и ;. мое в триггерах 26 слово инвертируетФ" ционные входы триггеров 26 соединенысоответственно с шиной 24 другимвхоДом триггера 25, разрядными шинами 38 накопителя 1 и выходами элементов И 34. Выходы триггеров 26 соеди иены соответственно со вторыми входами сумматоров, 35, выходы которыхподключены к первым входам элементовИ 35, вторые входы которых соединеныс выходом второго элемента И 20. 1 О Одни из входов блока 17 подключены соответственно к выходам блока 13, шинам 23 и 24. Другие входы блока 7 подключены соответственно к выходу элемента НЕ 18 и второму входу эле мента И 36, к одному из выходов дешифратора 12 и первым входам элементов ИЛИ 11, вторые входы. которых соединены с другими выходами дешифратора 12. Одни из входов элементов И 15 2 о соединены с шинами 23 и 24, другие - соответственно с выходом элемента И 36, выходами элементов ИЛИ 14, с одним из выходов дешифратора 12 и входом элемента НЕ 18, выход 31 сумма" 25 тора 29 является выходом устройства.Второй блок коррекции 17 (фиг, 2) содержит группу триггеров 39, первый элемент НЕ 40, группу сумматоров 41, первый элемент И 42, элемент ИЛИ зО 43,сумматор по модулю два 44,триггер 45, второй элемент НЕ 46, первую 47 и вторую 48 группы элементов И.Устройство работает следующим образом. Э 5При первоначальном включении источника питания(на фнг, 1 не показан) элементы памяти накопителя 1 устанавливаются в нулевое состояние. Дляэтого на шины 23, 24, 27 подаются 40соответственно сигналы управления,разрешения записи и записи. При этомна вход дешифратора 12 столбцов подают код адреса, соответствующий опросу К-го разряда накопителя, а на 45 ся единичный сигнал, который формирует на всех выходах блока 13 единич в триггеры 26. Сигнал с шины 24 сни"мается, в результате чего прекращает"ся запись информации и производитсяконтрольное считывание информации,хранимой в первой строке. При этомс выхода триггера 25 поступает единичный сигнал на вход элемента И 20,а блок 6 контроля вычисляет контроль"ные соотношения кода Хемминга.Результатом вычисления является провеЕсли синдром не равен нулю (30),ато с выхода элемента 10 поступаетединичный сигнал, который открываетэлементы И 36 и 34 и.инвертированнаяна сумматорах 35 информация записывается повторно в первую строку накопителя. Таким образом, если в первой строке хранится слово, состоящее из 111 1, то синдром б =О, если же .возможно наличие дефектного элемента памяти, находящегося в нулевом состоянии, то Б 0 и информация о том, что слово инвертировано, хранится в к-ом разряде накопителя.Если синдром 5=0, то инвертирования хранимой информации не происходит, так как на выходе элемента ИЛИ 10 - нулевой сигнал, который держит закрытыми элементы И 38 и 34.Рассмотрим теперь запись и считывание информации.При записи информации., первонаформула изобретения 7 84930ся на сумматорах 35 и в,таком видеперезаписывается в опрашиваемую строку.Рассмотрим некоторые возможныеслучаи такого инвертирования,1. До записи информации синдром 5"-О, Это говорит о том, что в слове.не было дефектных элементов памяти, или что записываемая информация была согласована с состояниемдефектных элементов памяти благодарявходному инвертированию на сумматоре21 исправленным на сумматоре 28 сигналом с к-го разряда накопителя 1элемент И. 9 служит для выделениясиндрома к-го разряда. После записиф информации в опрашивемый элементпамяти и в проверочные разряды второго контрольного считывания, когдасиндром 5 0 инвертирование хранимой информации позволяет согласоватьзаписываемую информацию и при отсутствии второго дефектного элементапамяти синдром становится равнымнулю б =О, в противном случае ЬфО,о ои определяет позицию этой ошибки. 252. До записи информации ЯО. Этоговорит о том, что в слове имеетсяодин дефектный элемент памяти, состояние которого не совпадает с записываемой для хранения информацией. З 0После записи информации синдром вновьне равен нулю Ь О. Это говоритоо том,что обращение произошло илик исправному элементу памяти(а), илик дефектному элементу памяти состояние которого не совпадает с той жехранимой информацией(б), или ко второму дефектному элементу, памяти, состояние которого до этого совпадало схранимой информацией) с несовпадающей 40информацией(в), При этом, инвертирование позволяет в случае(а) и(б) согласовать записываемую для храпения информацию с состоянием дефектногоэлемента, хотя при этом может произойти несогласование второго дефекта, на что указывает неравенствонулю синдрома 50.В случае (б)инвертирование позволяетсогласовать оба дефекта, в результате 50чего Э =О,При считывании, как и в предыдущемслучае, инвертирование считываемой инФормации на сумматорах 7 и 29 составляет правильной хранимую информацию. 55Таким образом, повышается общаянадежность хранения и воспроизведенияинформации, При этом число провероч 9 8ных разрядов меньше, чем при использовании кодов с кодовым расстоянием,например О =5, направляющих двойныеошибки и, кроме того, построение схемконтроля реализуется сравнительнопростыми средствами. Запоминающее устройство матричноготипа с самоконтролем, содержащее накопитель, дешифратор столбцов, дешифратор строк, блок кодирования, первый и второй блоки коррекции, блокконтроля, первый сумматор, блок считывания, первую группу элементов И ишины записи, разрешения записи и управления, причем числовые шины накопителя соединены с выходами дешифратора строк, выходные шины - со входами блока считывания и блока контро;ля, выходы которого соединены с одними из входов первого блока коррекции, другие входы которого соединеныс выходами блока кодирования, выходыдешифратора столбцов подключены ковходам блока кодирования и управляющим входам блока считывания, выходкоторого и выход первого блока коррекции соединены со входами первогосумматора, одни из входов второгоблока коррекции подключены соответственно к выходам блока кодирования, шине разрешения записи, шине управления и выходу первого сумматора разрядные шины накопителя подключены квыходам второго блока коррекции иэлементов И первой группы, одни извходов которых соединены с шинойразрешения записи и шиной управленияо т л и ч а ю щ е е с я тем, что,с целью повышения надежности устройства, оно содержит второй, третий ичетвертый сумматоры, триггер,первый, второй и третий элементы И,элемент ИЛИ, элемент НЕ, группу триггеров, группу сумматоров, вторуюгруппу элементов И и группу элементов ИЛИ, причем входы второго сумматора соединены с шиной записи, одними из входов триггера и выходомтретьего сумматора, выход второгосумматора соединен с первым входомтретьего элемента И, входы четвертогосумматора соединены с выходами первого и третьего сумматоров, входытретьего сумматора подключены соот8493 1 О ветственно к одной из выходных шиннакопителя и выходу первого элемента И, входы которого соединены с.выходами блока контроля и входамиэлемента ИЛИ, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу триггера и первым входам сумматоров группы, управляющиеи информационные входы триггеровгруппы соединены соответственно сшиной разрешения записи, другим входом триггера, разрядными шинами накопителя и выходами элементов И второй группы, выходы триггеров соедииены соответственно со вторыми входами сумматоров группы, выходы которых подключены к первым входам элементов И второй группы, вторые входы которых соединены с выходом второго элемента И, другие входы второго блока коррекции подключены соот 09 10ветственно к выходу элемента НЕ ивторому входу. третьего элемента И,к одному из выходов дешифраторастолбцов и первым входам элементовИЛИ группы, вторые входы которыхсоединены с другими выходами дешифратора столбцов, другие. входы элементов И первой группы подключенысоответственно к.выходу третьего элемента И, выходам элементов ИЛИ группы, к одному из.выходов дешнфраторастолбцов и входу элемента НЕ, а вы-ход четвертого сумматора являетсявыходом устройства,Источники информации,принятые во внимание при экспертизе"Советское радио", 1972, с. 128-150.2. Авторское свидетельство ССОРУ 598118, кл. 6 11 С 11/00, 1975прототип),/ аказ 6103 68 Тираж 645ВНИИПИ Государственного комитпо делам изобретений и откры 113035, Москва, Ж-Э 5, Раушск одпи сто аб д, 4 Филиал ППП "Патент", г, Ужгород, ул, Проектная,4 Составитель В, РудаковРедактор Н.Пушненкова Техред А.Савка Корректор Г. Решетняк