Оперативное запоминающее устройство с автономным контролем

Союз Советских Социалистических РеслублинОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 855739 ФМ(22) Заявлено 01.11. 79 (21) 2846519/18-24 51)М, Кд,з с присоединением заявки йо 0 11 С 29/00 Государствеииый комитет СССР ио делам изобретеиий и открытий(23) Приоритет Опубликовано 15,08,81,Бюллетень Йо 30 Дата опубликования описания 15. 08. 81(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ С АВТОНОМНЫМ КОНТРОЛЕМ апоминаюисполь-, ных за- ральном ва яв- обусонтрол уст- нтегЯ 2 Изобретение относится к зщим устройствам и может бытьзовано при создании оперативпоминающих устройств в интегисполнении.Известно оперативное запоминающее устройство с автономным контролем, содержащее регистр адреса, адресный коммутатор, накопитель, элементы И, регистр числа,бло;. управления, блок свертки по заданному модулю, блок сравнения, кодовые шины адреса и числа Г 13Недостатком этого устройства явл ется невысокое быстродеЪствие.Наиболее близким техническим решением к изобретению является устройство, содержащее дешифратор строк и буферный регистр, дешифратор столбцов и буферный регистр, выходы которых через усилители строк и усилители столбцов подключены к матрице памяти, устройство синхронизации и управления, два выхода которого подключены к дешифратору строк и буферному регистру и дешнфратбру столбцов и буферному регистру, два других выхода - к усилителям столбцов, устройство ввода-вывода подключено к устройству синхронизации и управления,дешифратору столбцов и буферному регистру Г 2Недостатком такого устройстляется низкое быстродействие,ловленное сложностью средств к япри производстве и испытанияхройства, выполненного в виде иральной схемы.Цель изобретения - повышение быстродействия устройства эа счет введения средств автономного контроля винтегральную схему.Поставленная цель достигается тем,что в оперативное запоминающее устройство с автономным контролем,содержащее накопитель, дешифраторы,усилители, блок управления и блок ввода-вывода информации, причем выходыперрого дешифратора подключены соответственно ко входам первого усилителя, выходы которого соединены соответственно с одними иэ входов накопителя, другие, входы которого подключены к выходам второго усилителя,один иэ выходов блока ввода-выводаинформации является первым выходомустройства, а другие выходы соединены с одними иэ входов второго дешифратора, выходы которого подключеныко входам второго усилителя, выходы855739 5 О 15 60 б 5 блока управления соединены соответ-;ственно с управляющими входами дешифраторов и усилителей, введенысчетчик, генератор импульсов, формирователи импульсов, элементы ИЛИ иблок анализа, причем вход генератораимпульсов является первым входом устройства и соединен с первыми входамисчетчика, первого формирователя импульсов и блока анализа, выход генератора импульсов подключен к первому входу второго формирователя импульсов и второму входу счетчика, одиниз выходов которого соединен со вторым входом первого Формирователя импульсов, а другие выходы подключенысоответственно ко входам первого дешифратора, другим входом второго дешифратора и третьему входу первогоформирователя импульсов, первый выход которого соединен со вторым входом второго формирователя импульсов,а второй выход - со вторым входомблока анализа, третий вход .которогоподключен к первому выходу устройства, первый выход второго формирователя импульсов соединен с четвертымвходом блока анализа, второй выходс пятым входом блока анализа и первым входом первого элемента ИЛИ, атретий выход - с первым входом второго элемента ИЛИ, первый вход третьего элемента ИЛИ подключен к третьему выходу первого формирователя импульсов, выходы элементов ИЛИ соедииены соответственно со входами блока ввода-вывода информации, вторые входы элементов ИЛИ и выход блока анализа являются соответственно вторым,третьим и четвертым входами и вторымвыходом устройства,Кроме того, введены схема сравнения, элемент Й и триггеры, причем выход схемы сравнения подключен к первому входу элемента И, выход которого соединен с первым входом первого триггера, выход которого подключен к первому входу второго триггера, второй вход и выход которого соединены соответственно с первым входом и с выходом блока анализа, входы схемы сравнения подключены соответственно ко второму и к третьему входам блокаанализа, а вторые входы элемента Ии первого триггера - соответственнок четвертому и пятому входам блокаанализа. На фиг.1 и 2 приведена Функциональ ная скема предлагаемого устройства; на фабр. 3 - функциональная схема , блока анализа.Устройство содержит генератор 1 импульсов, счетчик 2, первый 3 и второй 4 формирователи импульсов, первый 5, второй 6 и третий 7 элементы ИЛИ, блок 8 анализа и блок 9 оперативной памяти, состоящий из накопителя 10, первого 11 и второго 12,цешифратора, первого 13 и второго 14 усилителей, блока 15 управления и блока 16 ввода-вывода информации.Выходы первого дешифратора 11 подключены соответственно ко входам первого усилителя 13, выходы которого соединены соответственно с одними из входов накопителя 10. Другие входы накопителя 10 подключены к выходам второго усилителя 14. Один из выходов блока 16 ввода-вывода информации является первым входом устройства, а другие выходы соединены с одними из входов второго дешифратора 12, выходы которого подключены ко входам второго усилителя 14. Выходы блока 15 управления соединены соответственно с управляющими входами дешифраторов 11 и 12 и усилителей 13 и 14. Вход генератора 1 импульсов является первым входом устройства и соединен с первыми входами счетчика 2, 20 первого формирователя 3 импульсов иблока 8 анализа. Выход генератора 1импульсов подключен к первому входувторого формирователя 4 импульсов ивторому входу счетчика 2, один из вы ходов которого соединен со вторым входом первого формирователя 3 импульсов, а другие выходы подключены соответственно ко входам первого дешифратора 11, другим входом второго дешифратора 12 и третьему входу первого Формирователя 3 импульсов. Первыйвыход первого формирователя 3 импульсов соединен со вторым входом второгоформирователя 4 импульсов, а второйвыход - со вторым входом блока 8 анализа, третий вход которого подключенк первому выходу устройстваПервыйвыход второго формирователя 4 импульсов соединен с четвертым входом блока 8 ан,ализа, второй выход - с пятым 40 входом блока 8 анализа и первым входом.первого элемента ИЛИ 5, а третийвыход - с первым входом второго эле-,мента ИЛИ 6. Первый вход третьегоэлемента ИЛИ 7 подключен к третьемувыходу первого формирователя 3 импУльсов, Выходы элементов ИЛИ 5,6 и7 соединены соответственно со входами блока 16 ввода-вывода информации. Вторые входы элементов ИЛИ 5,6 5 р и 7 и выход блока 8 анализа являются соответственно вторым, третьим ичетвертым входами и вторым выходомустройства. При этом блок 8 анализа выполнен содержащим первый 17 ивторой 18 триггеры, элемент И 19 исхему 20 сравнения.Выход схемы 20 сравнения подключен к первому входу элемента И 19,выход которого соединен с первымвходом первого триггера 17. Выход первого триггера 17 подключен к первому входу второго триггера 18,второйвход и выход которого соединены соответственно с первым входом и с выходом блока 8 анализа. Входы схемы20 сравнения подключены соответственно ко второму и к третьему входамблока 8 анализа, а вторые входы элемента И 19 и первого триггера 17соответственно к четвертому и пятомувходам блока 8 анализа.Устройство работает следующим образом,Внешним сигналом "Автоном", поступающим на первый вход устройства, начинается режим записи информации вустройство. Этот сигнал устанавливаетв начальное состояние счетчик 2, первый формирователь 3 импульсов, предназначенный для формирования тестовых импульсов, и второй триггер 18блока 8 анализа и запускает генератор 1 импу.:ьсов.Второй формирователь 4 импульсоввыдает импульсы, обеспечивающие режимзаписи, а счетчик 2 последовательновыдает адреса, поступающие через дешифраторы 11 и 12 и усилители "3 и 14 20на входы накопителя 10, При этом импульсы с выхода первого разряда ачетчика 2 через первый формирователь 3импульсов и третий элемент ИЛИ 7поступает на соответствующий входблока 16 ввода-вывода информации.25В режиме записи во все четныеячейка накопителя 10 записываютсялогические "1", а во все нечетныеячейки - логические "0". В следующемцикле контроля работы устройства выполняется режим считывания информации, записанной в предыдущем цикле.Второй формирователь 4 импульсов устанавливает в начальное состояниепервый триггер 17 блока 8 анализа, 35. С одного из выходов счетчика 2 подается на втброй вход первого формирователя 3 импульсов адрес, по которомусчитывается информация из ячейкинакопителя 10. Одновременно с другого 40выхода счетчика 2, соответствующеговыходу его первого разряда, поступаетимпульс на третий вход первого формирователя 3 импульсов, со второговыхода которого на второй вход блока8 анализа подается тестовая информация. Эта тестовая; информация сравнивается схемой 20 сравнения с информацией, считанной из накопителя 10 поадресу, поступившему с одного из выходов счетчика 2. 50оВ случае несовпадения импульс свыхода схемы 20 сравнения перебрасывает первый триггер 17, таким образом вырабатывается импульс ошибки,который фиксируется вторым триггером18, с выхода которого подается навторой выход устройства. При появлении первого импульса ошибки, процессконтроля устройства заканчивается.При совпадении в схеме 20 сравнения 60тестовой информации с информацией,считанной из накопителя 10, по первому адресу, сигнал ошибки отсутствует,и далее аналогичным образом проверяется следующая ячейка накопителя 10 65 в соответствии с адресом, поступаюци. на второй вход первого формирователя 3 импульсов с одного из выходов счетчика 2 одновременно с импульсом, поступающим с другого его выхода, соответствующего выходу его следующего разряда, на третий вход первого формирователя 3 импульсов.Таким образом, при отсутствии ошибки проверяются все ячейки накопителя 10.Технико-экономическое преимущество предлагаемого устройства заключается в повышении быстродействия в режиме его проверки за счет ввода средств автономного контроля в оперативное запоминающее устройство, выполненное в виде микросхемы.Формула изобретения1. Оперативное запоминающее устройство с автономным контролем,содержащее накопитель, дешифраторы, усилители, блок управления и блок ввода-вывода информации, причем выходы первого дешифратора подключены соответственно к входам первого усилителя, выходы которого соединены соответственно с одним из входов накопителя, другие выходы блока ввода- вывода информации является первым выходом устройства, а другие выходы соединены с одними из входов второго дешифратора, выходы которого подключены ко входам второго усилителя, выходы блока управления соединены соответственно с управляющими входами дешифраторов и усилителей, о тл и ч а ю щ е е с я тем, что, с целью повышения быстродействия устройства, оно содержит счетчик, генератор импульсов, формирователи импульсов, элементы ИЛИ и блок анализа, причем вход генератора импульсов является первым входом устройства и соединен с первыми входами счетчика, первого формирователя импульсов и блока анализа, выход генератора импульсов подключен к первому входу второго формирователя импульсов и второму входу счетчика, один иэ выходов которого соединен со вторым входом первого формирователя импульсов, а другие выходы подключены соответственно ко входам первого дешифратора, другим входом второго дешифратора и третьему входу первого формирователя импульсов, первый выход которого соединен со вторым входом второго формирователя импульсов, а второй выход - со вторым входом блока анализа, третий вход . которого подключен к первому выходу устройства, первый выход второго формирователя импульсов соединен с четвертым входом блока анализа, второй выход - с пятым входом блока анализа и первымвходом первого элемента ИЛИ,а третий выход с первым входом второго элемента ИЛИ, первый вход третьего элемента ИЛИ подключен к третьему .выходу первого формирователя импульсов, выходы вывода информации, вторые входы элементов ИЛИ и выход блока анали за являются соответственно вторым, третьим и четвертым входами и вторым выходом устройства.2. Устройство по п.1, о т л ич а ю щ е е с я тем, что блок анализа содержит схему сравнения, элемент И и триггеры, причем выход схемы сравнения подключен к первому входу элемента И, выход которого соединен с первым входом первого триггера,выход которого подключен к первомувходу второго триггера, второй входи выход которого соединены соответственно с первым входом и выходомблока анализа, входы схемы сравненияподключены соответственно ко второмуи к третьему входам блока анализа,а вторые входы элемента И и первоготриггера - соответственно к четвертому и пятому входам блока анализа.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 557419, кл. 6 11 С 29/00, 1977.2. Каталог интегральных схем, ч.1,Под ред. Б.А. Бородина. ЦКБ, 19785 (прототип).. 855739 лиал ППП Патент",Уигород, ул. Проектная,Ю 7 кю ЮГ ВНИИПИ Вайа Тираа 645 П 923/73ионов