Патенты с меткой «блоковпамяти»

Номер патента: 801105

Опубликовано: 30.01.1981

Авторы: Колосков, Фунтиков

МПК: G11C 29/00

Метки: блоковпамяти

...Вход счетного триггера 19соединен с первым выходом счет-:ного триггера 2, Выход блока 5 50сравнения подключен ко входу основного источника 1 управляющих импульсовУстройствб работает следующим образом.С одногоиэ выходовсчетного триг-гера 2 подается импульс разрешения напрохождение через элемент И 8 импульсов с первого выхода источника 1 управляющих импульсов, а также черезэлементы И 9 и 10 соответственно импульсов со второго и третьего выходов бОисточника 1 управляющих импульсов,только в четном цикле работы устройства,С другого. выхода счетного триггера2 на элемент И б подается импульс разрешения на прохождение импульсов стретьего выхода источника 1 управляющих импульсов только в нечетном цикле.Импульсы с первого выхода источника...

Номер патента: 841060

Опубликовано: 23.06.1981

Авторы: Бабаев, Бакакин, Исаев, Новоселов, Толчинский

МПК: G11C 29/00

Метки: блоковпамяти

...4 управления. На подключенные точки коммутатора поступают стимулирующие воздействия с первого формирователя 2 и ответная реакция ОК на воздействия, которая контролируется блоком 6 измерения параметров сигналов.Проверка ОК начинается от пускового импульса с пульта 5 управления, поступающего в блок 4 управления.При этом формируется первая команда, по которой подключаются заданные точки и включается блок 15 синхронизации, вырабатывающий импульсы, определяющие последовательность операций. Формат команды и количество операционных тактов определяется текущим видом измерения, установленны м блоком 13 зада ния режимов. Переход к следующему виду контроля управляется блоком 3 сравнения, который контролирует адрес перехода к следующему виду и...

Номер патента: 841061

Опубликовано: 23.06.1981

Авторы: Ицкович, Когутенко, Мерзляк

МПК: G11C 29/00

Метки: блоковпамяти

...вход первой схемы сравнения 4, на второй вход которой приходит считываемая из ОЗУ информация. Все триггеры сброшены в О. Первый триггер 6 разрешает прохождение импульсов счета от синхронизатора 2 через элемент И - ИЛИ 12 на счетный вход счетчика 13, второй триггер 7 разрешает прохождение импульсов начальной установки на вход установки счетчика 13 через элео 5 2 О 25 зо 35 40 4мент И 11, третий триггер 8 разрешает формированиее второй схемой сравнения 5 сигнала выборки при равенстве кодов счетчика 13, поступающего через мультиплексор 15 и адреса на кодовой шине адреса. В режиме контроля одной ячейки ОЗУ мультиплексор 15 подключает ко второй схеме сравнения 5 формирователь адреса 14. При несовпадении записываемого и считанного кодов...