Запоминающее устройство с исправ-лением ошибок

1184 1 059 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветсккиСоцкалнсткческккРеспублик(51) М. Кл з 611 С 29/00 Гесударстаеиинй кюнитет Опубликовано 23.06.81. Бюллетень 23Дата опубликования описания 28.06.81йа делан изоеретеиий и открытийИзобретение относится к запоминающим устройствам.Известно запоминающее устройство с исправлением ошибок краткости к, использующее метод (2 к+1)-кратного резервирования с голосованием по большинству и состоящее из 2 к+1 запоминающих блоков, одноименные выходы которых подаются на входы мажоритарных элементов к+1 из 2 к+1, йсправляющих к ошибок 1.. Недостатком этого устройства является избыточное количество оборудования.Наиболее близким по технической сущности к изобретению является запоминающее устройство, содержащее накопительные модули, регистр адреса, состоящий из регистра номера модуля и регистра номера ячейки, выходы которого подключены ко входам регистров адреса накопительных модулей, регистр слова, выходы которого подсоединены к информационным входам накопительных модулей, дешифратор номера модуля, выходы которого через блок коммутации модулей подключены к управляющим входам накопительных модулей, элементы ИЛИ, входы которых подключены к выходам регистров слов накопительных модулей, блок коррекции, выходы которого подключены к входам выходного регистра, а входы - к выходам элементов ИЛИ, и блок управления 2) .Недостатками этого устройства являются большие аппаратурные затраты, приводящие к увеличению стоимости устройства, и увеличение времени выборки при обнаружении ошибки.Цель изобретения - упрощение устройства.10 Поставленная цель достигается тем, чтов запоминающее устройство с исправлением ошибок, содержащее накопители, входнрй регистр числа, регистр адреса, дешифратор, элемент ИЛИ, блок коррекции, выходной регистр числа и блок управления, при чем одни из выходов регистра адреса и входного регистра числа подключены соответственно к адресным, и одним из информационных входов накопителей, управляющие входы и информационные выходы которых соединены соответственно с выходами дешифратора и входами элемента ИЛИ, выход которого подключен ко входу блока коррекции, одни из выходов которого соединены с одним из входов выходного регистра числа, 841059управляющие входы накопителей подключены к одному из выходов блока управления, введены формирователь контрольных сигналов и группы сумматоров, элементов И и ИЛИ, причем входы формирователя контрольных сигналов подключены к одним из выходов входного регистра числа, а выходык другим информационным входам накопителей и первым входам сумматоров первой группы, вторые входы которых соединены с другими выходами входного регистра числа, а выходы - с первыми входами элементов И первой группы, выходы которых подключены к одним из входов элементов ИЛИ группы, выходы которых соединены со входами дешифратора, первые входы элементов И второй группы подключены к другим выходам регистра адреса, а выходы - к другим входам элементов ИЛИ группы и первым входам сумматоров второй группы, вторые входы которых соединены с другими выходами блока коррекции, а выходы - с другими входами выходного регистра числа, вторые входы элементов И подключены к другим выходам блока управления.На чертеже приведена структурная схема запоминающего устройства с исправлением ошибок, имеющих кратность 1 (1 - целое, причем т з 1) .Устройство содержит регистр 1 адреса, состоящий из регистра номера накопителя 2 и регистра номера ячейки 3, входной регистр 4 числа, формирователь 5 контрольных сигналов, первую группу сумматоров 6 по модулю два, первую 7 и вторую 8 группы элементов И, группу элементов ИЛИ 9, дешифратор 10, блок 11 управления, накопители 12, элемент ИЛИ 13, вторую группу ".умматоров 14 по модулю два, блок 15 коррекции и выходной регистр 16 числа. Одни из выходов регистров 1 и 4 подключены соответственно к адресным и одним из информационных входов накопителей 12. Одни из выходов блока 15 соединены с одними из входов регистра 16.Управляющие входы накопителей 12 подключены к одному из выходов блока 11. Входы формирователя 5 подключены к одним из выходов регистра 4, а выходы - к другим информационным входам накопителей 12 и первым входам сумматоров 6, вторые входы которых соединены с другими выходами регистра 4, а выходы - с первыми входами элементов И 7, выходы которых подключены к одним из входов элементов ИЛИ 9, выходы которых соединены со входами дешифратора 10. Первые входы элементов И 8 подключены к другим выходам регистра 1, а выходы - к другим входам элементов ИЛИ 9 и первым входам сумматоров 14, вторые входы которых соединены с другими выходами блока 15, а-выходы - . с другими входами регистра 16. Вторые входы элементов И 7 и 8 подключены к другим выходам блока 11.1 о теля 12. С выхода сумматора 6 при наличии 15 поступает на входы блока 15 коррекции, гдезо производится выявление и исправление оши 45 50 Формула изобретения го г 5 З 5 4 О Запоминающее устройство работает следующим образом. При записи содержимое к младших разрядов с регистра 4 поступает на формирователь 5, где в соответствии с применяемым корректирующим (п, к) -кодом формируются р = п - к контрольных разрядов. Сформированные таким образом р контрольных разрядов совместно с содержимым р старших разрядов регистра 4 поступают на входы сумматоров 6, где формируется номер накопиуправляющего сигнала записи элементы И 7 и элемент ИЛИ 9 пропускают эту информацию в дешифратор 10, который выбирает соответствующий накопитель 12, и младшие разряды запоминаемого слова с регистра 4 совместно с контрольными разрядами с формирователя 5 записывают в ячейку этого накопителя 12 по адресу, устанавливаемому на регистре адреса этого накопителя по содержимому регистра номера ячейки 3 Разряд при считывании информации с регистра номера накопителя 2 при наличии сигнала считывания с блока 11 управления через элементы И 8 и элемент ИЛИ 9 поступает на входы дешифратора 1 О, где производится выбор накопителя 12, а с регистра номера ячейки 3 на регистр адреса выбранного накопителя поступает адрес ячейки, в которой хранится считываемое слово. Считываемое слово через элементы ИЛИ 13 бок в соответствии с корректирующей способностью применяемого для этой цели корректируюгцего кода. Старшие п-к разряды исправленного слова совместно с содержимым регистра 2 поступают на входы сумматоров 14, которые восстанавливают их истинное значение. Младшие к разрядов исправленного слова с выходов блока 15 коррекции совместно с восстановленными п-к старшими разрядами с выходов сумматоров 14 поступают на регистр 16.Таким образом, введение формирователя контрольных сигналов, двух групп сумматоров по модулю два, двух групп из элементов И и группы из р элементов ИЛИ с указанными.;зыше связями позволяет исправлять ошийи, возникающие при хранении информации, без запоминания контрольных разрядов, что упрощает процедуру исправления ошибок, уменьшает количество оборудования и время выборки. Запоминающее устройство с исправлением ошибок, содержащее накопители, входной регистр числа, регистр адреса, дешифратор, элемент ИЛИ, блок коррекции, выходной регистр числа и блок управления, причем одни из выходов регистра адреса и входного регистра числа подключены соот841059 НИИПИ лиал П аказ 4780/8 Тираж бФ Патент, г. Ужгород, Подписноероектная, 4 ветственно к адресным и одним из информационных входов накопителей, управляющие входы и информационные выходы которых соединены соответственно с выходами дешифратора и входами элемента ИЛИ, выход которого подключен ко входу блока коррекции, одни из выходов которого соединены с одним из входов выходного регистра числа, управляющие входы накопителей подключены к одному из выходов блока управления, отличающееся тем, что, с целью упрощения устройства, оно содержит формирователь контрольных сигналов и группы сумматоров, элементов И и ИЛИ, причем входы формирователя контрольных сигналов подключены к одним из выходов входного регистра числа, а выходы - к другим информационным входам накопителей и первым входам сумматоров первой группы, вторые входы которых соединены с другими выходами входного регистра числа, а выходы -с первыми входами элементов И первойгруппы, выходы которых подключены к одним из входов элементов ИЛИ группы, выходы которых соединены со входами дешифратора, первые входы элементов И второй5 группы подключены к другим выходам регистра адреса, а выходы - к другим входамэлементов ИЛИ группы и первым входамсумматоров второй группы, вторые входыкоторых соединены с другими выходамиблока коррекции, а выходы - с другими входами выходного регистра числа, вторые входы элементов И подключены к другим выходам блока управления,Источники информации,принятые во внимание при экспертизе1. Патент США Мо 3458860,кл. 6 06 1. 11/10, 1970.2, Авторское свидетельство СССРМо 618799, кл. 6 11 С 29/00, 1976 (прототип),