Запоминающее устройство

,ц 746745 Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ .(23) Приоритетпо аелам изобретений и открытийОпубликовано 07,07.80, Бюллетень Ле 25 Дата опубликования описания 10,07,80 В. И. Корнейчук, А. В. Городний Е. Н, Сосновчик, В, А, Журба и В. Я, Юрчишин(72) Авторы изобретения Киевский ордена Ленина политехнический институтим. 50-летия Великой Октябрьской социалистическойреволюции(54) ЗАПОМИНАЮШЕЕ УСТРОЙСТВО 1 О 15 Изобретение относится к вычислитель ной технике и может быть использовано при разработке устройств памяти на сдвиговых регистрах с большой степенью интеграции.Известно запоминающее устройство (ЗУ) на сдвиговых регистрах, в которых реализуется динамическое хранение информации. Каждый сдвиговый регистр хранит одноименные разряды всех слов, информационное слово записывается со входа ЗУ параллельно на входы всех сдвиговых регистров, затем происходит сдвиг информации и в освободившиеся первые разряды записывается последующее слово, выходы сдвиговых регистров подключаются к их входам и при последующих сдвигах информация вновь пе редвигается в пределах сдвигового регистра от входа к выходу 11 .Недостатком укаэанного устройства является искажение информации в случае наличия отказавших элементов, причем, ввиду сдвигового характера накопителя,каждый отказавший элемент влияет навсе информационные разряды, которыесдвигаются через него,Наиболее близким к предлагаемомуявляется ЗУ на сдвиговых регистрах,содержащее накопитель, генератор фаз,блок адрееных цепей, входной и выходнойрегистры 12,Недостатком этого устройства является отказ накопителя при выходе иэ строя.запоминающих элементов.Цель изобретения - повышение надежности ЗУ за счет устранения отказов основного блока памяти.Поставленная цель достигается тем,что в ЗУ содержащее основной блок памяти, первый вход которогосоединен с выходом адресного блока, управляющий генератор, выход которого соединен совторым входом основного блока памяти,,входной и выходной регистры, введеныпоследовательно соединенные блок тестового контроля, первый блок кодированияи первый дополнительный блок памяти,исправностей сдъвговых регистров зависит от способа кодврованвя ситуаций. Например,коВированве может провзводнться следующим образом,: 00 - нет вскаженвй; 01 искажается 0; 10 -вскаиается 1,Искажаться одновременно 1 в 0 немогут прв предйоложенвв, что имеютсяотказы (генераторы 1 в О), так как ха)О рактер вскаженвявсей информацви, продввгающейсй через сдввговый регвстр,определяется видом отказа бпижайшегок выходу запомйнаюшего элемента. Такимобразом, режим тестового контроля за 15 канчивается занюпненнем первого дополнительного блока 10. При записи информацвонного слова с шины 13 через входной регистр 1, адрес которого подаетсяс шины 15 на адресный блок 12, в бло 20 ке 8 кодирования происходит кодирование на основанвйданных о значении разрядов информацвбййого слом -в состояниясдвиговйх регистров, которые считываются из блока 10 памятн при каждом25 обращении к нему прв записи.Принцип кодированвя распределенияинверсий может быть показан на следующем примере.Пусть на.второй дополнительный блокЗО 1 1 памяти постуйает о -разрядное информационное слово, представляющее конкретную комбинацию О в 1. С блока 10поступают коды состоянвя сдвиговыхрегистров.35Могут" йояввтьса"следующие ситуации,Если искажается 0 ( эалипание в д), .то разряды, содержащве О, нужно инвертвровать. И наоборот, если искажается 1,то необходвмо "инвертвровать разряды,содержащие 1. Если направление вскажения (О или 1) совпадает с цифровым значением раэрада то в"атом случае нельзяинвертировать, в данный разряд записывается только в прямом коде, Распределение инверсий можно, например, кодиро- .вать по аналогии с кодом Хамминга (приинвертировании каждой группы Хамминга"в. соответствующий разряд записывается1). В блок 11 записывается полученныйкод инвертирования по соответствующимадресам,которые" задаются с адресногоблока 1 2, В блоке 7 кодирования информация, поступившая с входного регистра1, кодируется и соответствии с кодамиинве 5 тирования, поступающими с блока11; и збйисыиается-в соответствующиеразряды блока 4. При считывании информации по адресу, который задается с ши 3 7467454дешифратор, второй блок кодировайвя,второй дополнительный олок памяти втретий блок копирования, одвн вэ вхо довкоторого соедвнен с выходом входного регистра и одним иэ входов второгоблока кодврования, другой вход второгоблока"кодирования подключен к первомувыходу второго дополнительного блокапамяти, первый вход которого соединенс вЬкодом третьего блока кодирования,другой вход третьего блока кодированиясЗНИйей"с "вйходом первого дополнительного блока памятв, выход адресного бло"Ка" подключен ко второму входу второгодополнительного блока памяти, второйвьЫод которого соедннен с одним иэ входов дешифратора, другой вход дешвфратора соединен с первым выходом основного блока памятв, второй выход которого" сЫдвнен с другим входом блока тестового контроля, выход дешвфратора-соединенсо входом виходного ре истра, выхЬд второго блока кодирования соединен с третьим входом основного блока памяти, четвертый.вход кбгорого соединен с другимВыходом блока тестового контролявНа чертеже представлена функцвональ" нвя схема устройстщ.Устройство содержит входной регистр1, выходной регистр 2, управляющий ге,нератор 3, основной блок 4 памяти, блок5 тестового контроля, блоки 6, 7 в 8кодирования, дешифратор 9, дополнйтельные блоки 10 и 11 памяти, адресныйблок 12, информационную шину 13, управляющие шины 14, 15, выход 16 устройства.Накопитель основного блока 4 памятв выполнен на сдвиговых регистрах..Устройство работает следующим образом.Перед началом работы ЗУ с управляю щего входа 14 пульта "управлейвя вйючается режвм тестового контроля, при котором в блоке 5 тестового контроля генерйруются тестовые последовательности," "которые эапвсываются в основном блоке 4 йамяти, Через время,равное цвклуполного эаполненвя ЗУ информацией, онасчитывается с блока 4 памяти в анализируется в блоке 5 тестового койтроля.Результаты анализа кодируются в блоке6 кодирования в с его выходов записы-ваются в первый дополнительный блок 10памяти, Чисмо слов, хранящихся в блоке10, соответствует разрядности слов, эа"ввсанных параллельно в основной блок 4памятв, а разрядность кодов состояния5 74 ны 15, адресный блок 12 организует выборку нужного слова из блока 4 и кода инвертирования, соответствующего данно му слову, из блока 1 1. Информация аеко дируется в блоке 8 и через выходной регистр 2 слово считывается на выходе 16. Таким образом, предложенное устройство ,позволяет существенно повысить надежность ЭЦВМ и компоновать накопитель не только из годных, но и частично бракованных матриц, что резко снижает себестоимость памяти. формула изобретенияЗапоминающее устройство, содержащее основной блок памяти, первый вхоа которого соединен с выходом адресного блока, управляющий генератор, выход которого соединен со вторым входом основного блока памяти, вхОдной и выходной регистры, о т л и ч а ю 4 е е с я.тем, что, с целью повышения нааежности устройства за счет устранения отказов основного блока памяти, в него введены последовательно соеаиненные блок тестового контроля, первый блок кодирования и первый дополнительный блок памяти, дешифратор, второй блок кодирования, второй дополнительный блок памяти и 67456третий блок кодирования, один из вхоаовкоторого соединен с выходом входногорегистра и одним из входов второго блока кодирования, другой вход второго блока кодирования подключен к первому выходу второго дополнительного блока памяти, первый вход которого соединен свыхоаом третьего блока кодирования,другой вход третьего блока коаирования10 соединен с выходом первого дополнитель,ного блока памяти, выход адресного блока1 поакдючен ко второму входу второго дополнительного блока памяти, второй выходкоторого соединен с одним из входов де35 шифратора, аругой вход дешифратора соединен с первым выхоаом основного блокапамяти, второй выход которого соединенс другим входом блока тестового контроля, выход дешифратора соединен со вхо 20 аом выхоаного регистра, выход второгоблока кодирования соединен с третьимвходом основного блока памяти, четвертый вход которого соединен с другимвыходом блока тестового контроля.25 Источники информации,принятые во внимание, при экспертизе1, Патент США Мц 3889243кл, 6 11 С 29/00, опублик. 1976.2. Авторское свидетельство СССР30 М 410465 кл. 6 11 С 19/00, опублик,10.04,72 прототип),746745 Соста лексеенко Тех ор азарова аж 662венного комитетатений, и открытий , Раушская наб.,писноеСР"Патент, г. Ужгород, ул. Проектная 4112/22 ТирЦНИИПИ Государствпо делам изобре 13035, Москва, Жль А. ВоронинЖ,Касселе внч Корре кто