Запоминающее устройство с самоконтролем

Союз Советских Социалистических Республик(61) Дополнительное к авт. свид-вуг (22) Заявлено 08.06.78 (21) 2631178/18-24 (51)М, КЛ. с присоединением заявки Йо О 11 С 29/00 Государственный комитет,СССР по делам изобретений н открытий(72) Автор изобретения В. Н. ГоршковПушкинское высшее ордена Красной Звезды училище радиоэлектроники противовоздушной обороны(54) ЗАПОМИНАПЩЕЕ УСТРОЙСТВО С САМОКОНТРОЛЕМ 1Изобретение относится к областизапоминающих устройств,Известны запоминающие устройствас самоконтролем.Одно из известных устройств содержит адресный и ассоциативные запоминающие блоки 11 .Недостатком этого устройства является применение ассоциативных запоминающих блоков для записи данных 10при отказах ячеек адресного запоминающего блока, что усложняет устройство.Из известных устройств наиболееблизким техническим решением к данному изобретению является запоминающее устройство с самоконтролем, содержащее накопитель, регистры числа,группы элементов ИЛЙ, регистры адреса, счетчик адресов, блок контроля, блок управления и блок местногоуправления, причем выход накопителяподключен к первым входам первогорегистра числа и второго регистрачисла и ко входу третьего регистра 25числа, входы накопителя соединеныс выходами элементов ИЛИ, входы элементов ИЛИ первой группы подключенык выходам первого регистра адреса ивторого регистра адреса, вход кото- ЗО рого соединен с выходом счетчика адресов, первый выход второго регистра числа и выход первого регистра чис 1 ла подключены к одним из входов второй группы элементов ИЛИ, вторые вход и выход второго регистра числа соединены соответственно с выходом блока местного управления и первым входом блока контроля, второй вход которого соединен с выходом третьего регистра числа, один из выходов блока управления подключен к управляющим входам накопителя, первого и второго регистра адреса, счетчика адресов первого, второго и третьего регистров числа, блока контроля и блока местного управления 21 .В этом устройстве в работоспособ ные разряды отказавшей ячейки накопителя записывается адрес резервной ячейки.Недостатком этого устройства является неполное использование работоспособных разрядов в отказавшей ячейке, при записи в нее адреса резервной ячейки, что приводит к сниже-. нию эффективной емкостиустройства,Целью изобретения является увеличение эффективной емкости запоминающего устройства.3 748515Поставленная цель достигается тем, венно с первыми выходами блока контчто устройство содержит четвертый ре- роля 14 и счетчика разрядов 17. Втогистр числа, коммутаторы и счетчик рой выход блока контроля 14 подклюаэрядов, причем входы четвертого рь". чен ко входу счетчика разрядов 17,втогистра числа подключены соответствее- рой выход которого соединен совходомно к выходам накопителя и первого ком- блока управления 18,Один иэ выходовмутатора, а выходы - к другим входам блока управления 18 подключен к управ 5второй группы элементов ИЛИ и пер- ляющим входам накопителя 1, первоговому входу второго коммутатора, вы и второго 5 регистров адреса, счетход которого соединен со вторым вхо- чика адресов 7, первого 9, второгодом первого регистра числа, выход ко, третьего 11 и четвертого 12торого подключен к первому входу пер" регистров числа, блока контроля 14 ивого коммутатора, вторые и третьи блока местного управления 19, другиевходы первого и второго коммутаторов ,выходы блока управления 18 соединенысоединены соответственно с первыми :с управляющими входами коммутатороввйходами блока контроля и счетчйка" 15 и 16.разрядов, вторые выходы которых под%ключены соответственно ко входам счет- Устройство работает следующим об,чика разрядов и блока управления, уп- Разомравляющие входы четвертого регистра . В исходном состоянии счетчик разчисла коммутаторов соединены с дру- Рядов 17 обнулен. Для каждого линейгими выходами блока управления.2 О ного участка программы или для масНа чертеже изображена блок-схема сива чисел, котоРые будут записывать- .предложенного устройства. ся и считываться последовательно,устройство содержит накопитель 1, выделяются Резервные ячейки накоитеимеющий входы 2, первую группу эле- . ля 1. В счетчик адресов 7 при этомментов ИЛИ 3 первый регистр адре-записывается адрес первой резервнойса 4, второй регистр адреса 5, вхо- "чейки, а на вход б основного регистР 25ды 6 первого регистра адреса, счет- . . Ра адреса 4 поступает адрес первойчик адресов 7. к выходам 8 накопи-;, , ячейки записываемого или считываемоготеля подключены первые входыпервого " массива чисел.регистра числа 9, второго РегйстРа:: "Пр "ис о че ез вхо 20 ивчисла 10, вход третьего Р ги тра 11. р 9 и со е жимоеПри записичйсло че ез вхоступает в регистр 9, и содержимоеи один иэ входов четвертого 12 ререгистра адреса 4 через элементыустройство содержит также втоРую Обратный ко из егист а 9гистра числа. "ИЛИ 3 подается на вход накопителягруппу элементов илИ 13,. блок конт-,роля 14, первый 15 и второй 16 ком .менты ИЛИ 13 записывается в ячейкумутаторы, счетчик разрядов 17, блок,управления 18 и блок местного управ- .ки считывается на регистленйя 19 вход 20 и выод 21 уст этоо производится запись счйтываниеройства.прямого кода числа на регистр 10ро ства Содержимое регистров 10 и 11 подаетВходы 2 накопителя 1 соединены 4 О ся на блок контроля 14. В случае, есс выходами элементов ИЛИ 3, вхбдй"Йо- .лиоткаэавшйх-разрядов в ячейке нет,торых подключены к"выходам первого 4 -то в регистр 4 на вход 6 подаетсяи второго: 5 регистров адреса. Вход следующий адрес и аналогично проиэворегистра 5 соединен"с"ВыХодбмсчет- дится запись второго числа. Если жечика адресов 7. Выход регистра"чис в ячейке есть. отказавшие разряды, тола 9 и первый выход регистра чис" ., блок контроля 14 и счетчик разрядовла 10 "подклйчены к одним из входов17 выдают на коммутатор сигналы поэлементов ИЛИ 13, йййод котойЬГЪод-которым из регистра 9 в младшие раэключен к входу накопителя 1. Вторые ряды регистра 12 передаются разряды,вход и выход регистра числа 10 со-5 О числа, соответствующие отказавшим разединены соответственно с выходом ": " рядам ячейки. Затем с блока контроблока местного управления 19 И пер-ля 14 в счетчик разрядов 17 записывым входом блока контроля 14, второйвается код, соответствующий количествход которого подключен к выходу ву отказавших разрядов ячейки. Изтретьего регистра числа 11. Другой блока управления 18 в блок местноговход четвертого регистра числа 12 управленйя 19 поступает сигнал, йоподключен к выходу первого коммута-которому в маркерный разряд ячейкитора 15, а выходы регистра 12 -к накопителя через регистр 10 записы"другим входам элементов ИЛИ 13 й пер-, . вается код "1 ф. Аналогично произвовому входу второго коммутатора 16; - дится запйсь числа во вторую отказаввыход которого соединен со вторым 6 О шую ячейку, только соответствуювходом пеРвого регистра числа 9, вы- . щие разряды регистра 9 записываютсяход которого соединен с первым вхо- в следующие младшие незанятые разрядом первого коммутатора 15. Вторыеды регистра 12. После того, как все,и третьи входы первого 15 и второго разряды регистра 12 будут заполнены,1 коммутаторов соединены соответст Фчетчик разрядов выдает сигнал заполз748515 Запоминающее устройство с самоконтролем, содержащее накопитель, регистры числа, группы элементов ИЛИ,регистры адреса, счетчик адресов,блок контроля, блок управления и бЛокМестного управления, причем выход накопителя подключен к первым входамйервого и второго регистров числаи ко входу третьего регистра числа,входы накопителя соединены с выхода-ми элементов ИЛИ, входы элементовИЛИ первой группы подключены к выходам первого регистра адреса и второго регистра адреса, вход которого-соединен с выходом счетчика адресов,первый выход второго регистра числаи выход первого регистра числа подключены к одним из входов второй группы элементов ИЛИ, вторые вход и выход второго регистра числа соединенысоответственно с выходом блока местного управления и первым входом блока контроля, второй вход которого соединен с выходом третьего регистрачисла, одни из выходов блока управлейия подключены к управляющим входам накопителя, первого и второго ре"гистров адреса, счетчика адресов, первого, второго и третьего регистровчисла, блока Контроля и блока местного управления, о т л и ч а ю щ ее с я тем, что, с целью увеличенияэффективной емкости устройства, оносодержит четвертый регистр числа,коммутаторы и счетчик разрядов, причем входы четвертого регистра числаподключены соответственно к выходамнакопителя и первого коммутатора, авыходы - к другим входам элементовИЛИ второй группы и первому входувторого коммутатора, выход которогосоединен со вторым входом первогорегистра числа, выход которого подключен к первому входу первого коммутатора, вторые и третьи входы пер-вого и второго коммутатора соединенысоответственно с первыми выходамиблока контроля и счетчика разрядов,вторые выходы которых подключены соответственно ко входам счетчика разрядов и блока управления, управляющие входы четвертого. регистра числаи коммутаторов соединены с другимивыходами блока управления.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 529490, кл. 6 11 С 29/00, 1976.2. Авторское свидетельство СССРЭ 519767, кл. С 11 С 29/00, 1976(прототип),технико-экономические преимущест ва изобретения заключаются в значительном сокращении количества резервных ячеек в накопителе при последовательном выборе адресов, Например, если разрядность накопителя равна 32, ц а в выбранном для записи массиве чисел участка памяти отказали по 2 разряда в 16 ячейках, то в известном устройстве потребуется 16 резервных ячеек, в предоженном - всего лйшь оды нения в блок управления 18. Адрес резервной яч; йки из счетчика адреса 7 поступает на регистр адреса 5 и через элементы ИЛИ 3 на вход 2 накопителя 1. Содержимое регистра 12 через элементы ИЛИ 13 записывается в первую резервную ячейку массива чисел. После этого по сигнаЛу из блока управления 18 в счетчике адреса 7 формируется адрес следующей резервной ячейки.Чтение информации производится следующим образом. В регистр адреса 4 через вход 6 подается адрес первой ячейки считываемого массива чисел, а в счетчик адреса 7 записывается адрес первой резервной ячейки массива чисел. Счетчик разрядов 17 при этом находится 15 в нулевом состоянии. По сигналу из блока управления 18 производится передача содержимого счетчика адреса 7 через регистр адреса 5 и элементы ИЛИ 3 на вход 2 накопителя 1. Производится Щ чтение числа из первой резервной ячейки на регистр 12. Затем из регистра адреса 6 поступает адрес первой ячей-ки считываемого массива чисел и производится чтение на регистры 9 и 10. Ес- ли в маркерном разряде код "0", то, следовательно, в ячейке не было отказавших разрядов и число из регистра 9 поступает на выход 21.Если з:е в маркерном разряде код ЭО "1", то производится запись-чтение обратного кода числа на регистр 11, Содержимое регистров 10 и 11 подается на блок контроля 14. По сигналам из блока контроля 14 и счетчика разрядов 17 через второй коммутатор 16 производится передача младших разрядов регистра 12 в регистр 9. Разряды отказавшей ячейки, таким образом, подменяются разрядами резервной ячейки, Число иэ регистра 9 поступает на вы-ход 21. В счетчик разрядов 17 записывается код, соответствующий количест- ву использованных разрядов регистра 12. Если все разряды регистра 12 будут использованы, на что указывает 45 соответствующее состояние счетчика разрядов 17, то по сигналу из блока управления в счетчике адреса 7 формируется адрес следующей резервной ячейки. Содержимое резервной ячейки счи тывается на регистр 12 и аналогично продолжается считывание массива чисел с подменой отказавших разрядов. ячейка, за счет чего значительно увеличивается эффективная емкость предложенного запоминающего устройства. Формула изобретения748515 тавитель.Т. ЗайцеваМ=. КузьмаКо ректо Е. Пап ал ППП "Патент", г. Ужгород, ул. Проект ЦНИИПИ Государственног по делам изобретени13035 Москва ЖРаут 62 Подписноеомитета СССРи открытийая наб. д. 4 5