Буферное запоминающее устройство с автономным контролем

П зттп ю С гзт т ъ асье но еч 1 ф о ь ОП ИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскикСоциалистическиеРеспублик(23) Приоритет до делам изобретений и открытий(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМИзобретение относится к запоминающим устройствам и может быть использовано в аппаратуре передачи информации.Известны буферные запоминающие устройства с автономным контролем (1) и 2Одно из известных устройств используется для запоминания Информации, представленной в виде групп десятичных чисел, отделяемых друг от друга граничным кодом 111.Это устройство содержит регистры сдвига и схему управления ими. Недостатками этого устройства являются сложность схемы управления и невозможность отбраковки ошибочной информации в процессе ее считывания.Из известных устройств наиболее близким техническим решением к данному изобретению является буферное запоминающее устройство с автоном ным контролем, содержащее регистры сдвига, реверсивный счетчик, выходы которого подключены ко входам дешифратора 2.Недостатком этого устройства является то, что оно обеспечивает считывание только правильной (по результатам контроля) информации, так какуправление работой устройства осуществляется без учета контрольных сигйалов,Однако практика показывает, что инфор Омация, поступающая в аппаратуру передачи данных (АПД), может содержатьошибки, обусловленные как технологическими причинами процесса ее сбора иподготовки, так и сбоями при вводе в 15АПД проконтролироввнной информации.Таким образом, в канал наряду справильной поступает и ошибочная информацивт, что снижает достоверность передаваемой информации. Кроме того, известное устройство можно использоватьв качестве буферного устройства толькодля послецовательно поступающей информации. В случаях, когда информацияпоступает в параллельном вице, что при763973 40 45 50 55 3переааче аанных наиболее часто имеет место, необхоаимо соответствующее увеличение объема аппаратурьь Укаэанные недостатки снижают надежность устройства.Цель изобретения - повышение надежности устройства.Укаэанная цель достигается тем, что устройство соаержит дополнительный дешифратор и коммутаторы, причем информационные входы первого коммутатора и входы дополнительного дешифратор а подключены к выходам соответствующих регистров сдвига, выход дополнительного аешифратора соеаинен с одним из входов реверсивного счетчика и первым управляющим входом первого коммутатора, второй управляющий вход которого подключен к выходу дешифратора состояния реверсивного счетчика и одному иэ входов второго коммутатора, другие входы которого соединены с оаним из входов устройства, а выход - с управляющими вхопами регистров савига.На чертеже изображена структурная схема прецложенного устройства.Устройство содержит регистры сдвига 1, инфор мационные входы которых являются входами устройства, а выходы соединены с входами дополнительного дешифратора 2, служащего для опреде-. ления комбинации граничного кода, и первого коммутатора 3.Выход дешифратора 2 подключен ко входу считывания реверсивного счетчика 4 и к первому управляющему входу коммутатора 3. Вхоп записи реверсивного счетчика 4 является контрольным вхоаом устройства, а выходы соединены с входами дешифратора 5, служащего для пешифрации нулевого состояния реверсивного счетчика, Выход дешифратора подключен ко второму входу коммутатора 3 и входу управления второго коммутатора 6. Выход коммутатора 6 соединен с управляющими входами регистров сдвига 1, а два других входа соединены с входами устоойства,Устройство работает следующим образом. В исходном состоянии реверсивный счетчик 4 и регистры сдвига1 установлены в нулевое положение, а коммутатор 6 обеспечивает сижрониэацию тактов управления регистрами 1 от сигналов устройства счи тывания информации (не показано). С выходов регистров савига 1 через коммутатор 3 считывается код Пус- ф 5 10 15 20 25 30 35 4Информация от устройства считывания, начиная с граничного коаа, поразрядно записывается в регистры сдвига 1, первый разряд - в первый регистр, второй разряд - во второй регистр и т.д. В момент появления второго граничного кода, который свидетельствует о конце первого сообщения, при условии правильности записанной в регистры эа это время информации, на вход реверсивного счетчика 4 из контрольного устройства (не показано) поступает сигнал, записывающий в .него ециницу. С прихоцом граничного кода после каждого следующего правильного сообщения соаержи мое реверсивного счетчика 4 увеличивается на единицу, В случае обнаружения ошибки появление граничного кода не сопровожпается сигналом из контрольного устройства, т.е. содержимое реверсивного счетчика 4 не изменяется.После заполнения регистров сдвига 1 на их выходах появляется граничный код, что фиксируется дешифратором 2, сигнал с которого поступает на вхоа считывания реверсивного счетчика 4, уменьшая его соцержимое на еаиницу, и поцтверждает разрешение считывания информации из регистров через коммутатор 3 в АПД. Таким образом, соаержимое реверсивного счетчика 4 соответствует количеству правильных сообщений в регистрах спвига 1, еще не считанных в АПД. В случае записи в регистры сдвига 1 сообщения, содержащего ошибку, после считывания иэ них в АПД последнего правильного сообщения реверсивный счетчик 4 окажется в нулевом состоянии.При этом сигнал с цешифратора 5 поступит на вход коммутатора 3, который с этого момента выдает в АПД служебный коа "Ожидание, позволяющий не прерывать передачу, т.е. исключает повторение процедуры вхождения в связь после устранения обнаруженной ошибки (вызов абонента, фазирование и т.д.). Кроме того, так как в момент обнаружения ошибки производится останов устройства считывания, этот же сигнал через коммутатор 6 обеспечивает синх ронизацию тактов управления регистрами от сигналов АПД.После устранения ошибки информация вновь вводится в регистры сдвига 1, начиная с забракованного сообщения, а не с начала массива, что было бы5 7 необходимо при прерывании передачи. При появлении на выходе регистров 1 граничного кода первого правильного сообщения сигнал с дешифратора 5 через коммутатор 6 опять обеспечивает синхронизацию тактов управления регистров от синхросигналов, а при появлении первого граничного кода на выходе регистров 1 сигнал дешйфратора 2 опять разрешает считывание через коммутатор 3.Таким образом, описанное устройство обеспечивает повышение достоверности передаваемой информации за счет исключения считывания ошибочных сообщений без прерывания передачи, Следует отметить, что использование для управления регистрами только одногореверсивного счетчика со значительно упрощенным дешифратором его состояния позволило получить указанный эффект даже при некотором уменьшении объема аппаратуры. 63973 6регистры сдвига, реверсивный счетчик,выходы которого подключены ко входамдешифратора, отличающеесятем, что, с целью повышения надежности устройства, оно содержит дополнительный дешифратор и коммутаторы,причем информационные входы первогокоммутатора и входы дополнительногодешифратора подключены к выходам соот 10 ветствующих регистров сдвига, выходдополнительного дешифратора соединенс одним из входов реверсивного счетчикаи первым управляющим входом первогокоммутатора, второй управляющий вход15 которого подключен к выходу дешифратора и одному из входов второго ком-мутатора, другие входы которого соединены с одними из входов устройства, авыход - с управляющими входами р20 гистров сдвига,Источники информации,принятые во внимание при экспертизе1. Патент США Ъ 3469085,кл. (3 11 С 7/00, 1969.2. Патент Великобритании М 147210,кл. 6 11 С 7/00,.1977 (прототипУ.; филиал ППП. Ужгород, ул. Пр тная фор.мула изобретенияБуферное запоминающее устройство с автономным контролем, содержащее ВНИИПИ Заказ 6292/4Тираж 662 Подписное