Запоминающее устройство с автономным контролем

1 . П т: ;бб нсб":И;с, т ъ а Дь Г и . т ОЙИСАМИЕ ИЗОБРЕТЕНИЯ Союз СОВетскихСоциапистическихРеспублик и 752500до делам иаооретений н открытийОпубликовано 30,07.80. Бюллетень28 Дата оптбаииоааиня описания 02.08.80 И, В, Огнев, Ю. М, Шамаев, К, Ф, Сарычев и Н, И. Гарбузов(72) Авторы изобретения Московский ордена Ленина энергетический институт(71) Заявитель 1Изобретение относится к области запоминающих устройств.Известно запоминающее устройство с автономным контролем, содержащее ыкопители, схемы формирования проверочного слова и дешифратор одноразрядных5 ошибок (3,1.Недостатком этого устройства являеэся невозможность обнаружения многоразрядных пакетных ошибок, которые могут1 О возникать при использовании в запомнив ющем устройстве многоразрядных блоков памятияНаиболее близким техническим решением и изобретению является запомина 15 ющее устройство с автономным контролем, содержащее накопитель, формирова тель контрольных разрядов Хэмминга, формирователи проверочного слова, дешифратор одноразрядных ошибок, блок обнару.жения двукратных ошибок, входные и выходиые формироваюли четности, причем контрольные . входы накопителя подключены к выходам формирователя контрольных раз 2рядов Хэмминга, информационные входы накопителя соединены с входными шинами, которые подключены ко входам входных формирователей четности и входам всех формирователей контрольных разрадов Хемминга, за исключением одного, вход которого подключен к выходам входных формирователейчетности, выходы накопителя соединены со входами формирователей проверочного слова, выходы которых под ключены к одним из входов дешифратора одноразрядных ошибок и блока обнаружения двукратных ощибокь другие входы котое рых соединены с выходами выходных формирователей четности 21.Недостатком этого устройства являеъся невозможность обчаружения многоразрядных пакетных ошибок, которые могут возникнуть при использовании многоразрядных блоков памяти, что снижает надежность работы устройства.Цель изобретения - повышение надежности устройства путем обнаружения многоразрядных пакетных ошибок.3 75250Поставленная цель достигается тем, что устройство содержит сумматор и эле;мент ИЛИ; входы которого подключены к выходу блока обнаружения двукратных ошибок и выходу сумматора, входы которого соединены с выходами выходНых фор. мирователей четности, выходы входных и входы выходных формирователей четнос-, ти подключены соответственно к контроль, Ным входам и выходам накопителя.1 ОНа фиг. 3. изображена блок-схема устройства; на фиг. 2 - Н-матрица исноль зуемого корректирующего кода.Устройство содержит (фиг. 3.) накопитель 1, состоящий из восьми четырехразрядных блоков памяти, формирователи 2 контрольных разрядов Хемминга, входные шины 3, являюшиеся числовыми шинами, формирователи 4 проверочного слова, дешифратор 5 одноразрядных ошибок, блок 6 обнаружения двукратных ошибок, входные 7 и выходные 8 формирователи четности, сумматор 9 и зпемент 10 ИЛИ.Одни контрольные входы накопителя 1 подключены к выходам формирователей 2, а информационные входы накопителя 1 соединень с входными шинами 3, которые подключены также ко входам входных формирователей 7 четности и входам всех формирователей контрольных разрядов Хэм-о минга, за исключением одного, вход которого подключен к выходам формирователей 7, соединенным с другими контрольными входами накопителя 1. Выходы накопителя 3, соединены со входами формирователей 4 проверочного слова и выходных формирователей 8 четности., Выходы формирователей 4 подключены к одним из входов дешифратора 5 одноразрядных ошибок и блока 6 обнаружения двукратных ошибок, 4 О дрие входы которых соединены с. выходами формирователей 8. Входы элемента ИЛИ подключены к выходу блока 6 и выходу сумматора 8, входы которого соеди:;иены с выходами формирователей 8. 45На фиг, 2 посредством Н-матрицы показана схема подключения числовых входНых шин 3 к формирователям 2 контрольных разрядов Хэмминга, входным формирователям. 7 четности, накопителю 1, а также выходов формирователей 2 и 7 к входам накопителя 1 и выходов накопителя 1 к входам формирователей 4 проверочного слова и выходных формирователей8 четности. Здесь обозначены разряды чисел БП 1 БП 8, хранящихся в соотвев 0фствуюших .блоках накопителя 1, дополнительный контрольный разряд Хэмминга СО, контрольные разряды Хэмминга С 4 -С 6, контрольные разряды С 1СЗ,образуемые входными формирователями 7четности, информационные разряды 125 (столбцы Н-матрицы), дополнительный разряд проверочного слова 80и разряды проверочного слова б 4 ЭЗ,образуемые формирователями 4, разряды проверочного слова 5153, образуемые выходными фор мирователя ми 8 четности, Устройство работает следующим образом,При записи число с входных шин 3 поступает на информационные входы накопителя 1, формирователи 2 контрольных разрядов Хэмминга и входные формирователи 7 четности в соответствии с Н - матрицей (СО, С 4С 6). Входные формирователи 7 четности образуют контрольные разряды (С 1СЗ,). Контрольные разряды с формирователей 2 и 7 поступают на контрольные входы накопителя 1. При считывании разряды числа из накопителя 1 поступают на формирователи 4 проверочного слова и выходные формирователи 8 четности в соответствии с Н-матрицей. Выходные формирователи 8 четности образуют разряды (81 53) проверочного слова, которые поступают на дешифратор 5, блок 6 обнаружения двухкратных ошибок и сумматор 9. Разряды (50,5456) проверочного слова с выхода формирователя 4 поступают на дешифратор 5 и блок 6 обнаружения двукратных ошибок.В табл. 1 представлены значения разрядов проверочного слова.Количество блоков памяти, составляющих контролируемый накопитель 1, в которых могут быть обнаружены пакетные ошибки, в зависимости от разрядности блоков и числа контрольных разрядов приведено в табл. 2.Технико-экономическое преимущество предлагаемого устройства заключается в том, что оно практически исключаетвозможность появления необнаруживаемых ошибок, позволяя исправлять одноразрядные ошибки и обнаруживать все двукратные и пакетные ошибки в блоках памяти, при незначительном повышении затрат оборудования, что существенно повышает надежность работы запоминающих устройств с автономным контролем.782500 Таблица 1 шибки нет О Любое значение Не более одноР 1 Р Номер отказавшего азряда на выходе ешифратора 5 тной шиб менее одной Люб двукраетной игна ач ие четной разря на выходе блСигнал неисмой ошибки мент оде О. л пакетной и нечетной енее дву юбое значе- ие ынос умматора 9, л неисправляошибки на выходе элемента ИЛ ц а 4 2 8 16 8 64 32 8 8 64 3 8 2 16 8 4 128 2 дешифратор одноразрядныхобнаружения двукратных оши выходные формирователичем контрольные входы накчены к выходам формироватеных разрядов Хэмминга, и ф ошибок, блокбок, вхсдныеетности, при-пителя подклюля контрольнформационные те а и Запоминающее устройство с автономным контролем, содержвшее накопитель, формирователь контрольных разрядов Хэм минга, формирователи проверочного слова,Сигна ошиб разря ходе Сиги емой ка 6.авляе- вы- ИЛИ7 52500 РГГГ Ет ЭГГАРсоггеговдь Ф г о е по би т гггогеггггге гоггигеге Оо оо 4 ГГ Г о орг рого Р гдд г г г рдодггуР ФООее орогое годгггг гг гг о ооо г г гг о дог од гдГо о г г г ггг г оооо доог оо го д гооггг ггг г гггг ггг г до вг ов го о гдо гг гг о о ддг гггггооог Ро рр во Фр ео ег доге в Гво гггг оооооов го ео г одггг ИИПИ Заказ 4753/12 Тираж 662 ПодписнФФ УЖЮ УШ1 Патнт", г. Ужгород, ул. Проектная, 4 или входы накопителя соединены с входными шинами, которые подключены ко входам входных формирователей четности и входам всех формирователей контрольных раз рядов Хэмминга, за исключением одного,5 вход которого подключен к выходам входных формирователэй чежости выходы накопители соединены со входами формирова.- телей проверочного слова, выходы которых подключены к Одним из входов дешифра тора одноразрядных ошибок и блока обнаружения двукратных ошибок, друтие входы которых соединены с выходами выходных формирователей четностио т л и ч аю щ е е с я тем, что, с целью повыше ния надежности устройства, оно содержит 8сумматор и эл мент ИЛИ, входы к гор,го подключены к выходу блока обнаружения двукратных ошибок и выходу сумматора, входы которого соединены с выходами выходных форькрователейчетности, выходывходных и входы выходных формирователей четности подключены соответственно к контрольным входам и выходам накопителя. Источники информации,принятые во внимание тгри экспертизе3,. Патент США Мо 3697949, кл. 3401,46 1, опублик. 1971,2 Патент США М 3573728,кл. 340 - 146.1, опублик. 1970 (прототип).