Оперативное запоминающее устройство с автономным контролем

ОП ИСАИИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскнхСоцнапнстнческнхРеспублмк 11744738(53) УДК 681.327. .6 (088.8) во делам нзабретеннй и отнрмтнйДата опубликования описания 05,07,80(54) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМИзобретение относится к запоминающим устройствам,Известно устройство, содержащее узлы для определения факта обращения к ячейкам памяти, которые являются дефектными, При этом обращение переадресовывается к резервным ячейкам, имеющимся в главной памяти 11. В устройстве имеется ассоциативная па-мять, которая содержит секцию аргумента для хранения адресов дефектных ячеек главной памяти н секцию функции для хране.ния адреса замещения для каждой дефект.ной ячейки. Когда ассоциативная память: определяет, что адресуемая ячейка главной памяти является той ячейкой, адрес которой хранится в секции аргумента ассоциативной памяти, то на основании адреса секции функ.ция обращения переадресовывается к ячейке замещения, соответствующей данной дефектной ячейке, Этим достигается пропуск дефектных ячеек памяти. При любых отка-.зах ячейки главной памяти неисправная ячейка заменяется на исправную, что ведет к завьппенным затратам на резервное обору дование. Наиболее близким техническим решением к предлагаемому изобретению является оперативное запоминающее устройство с ав.тономным контролем, содержащее адресный блок памяти, соединенный с первым ассоциа.тивным блоком памяти, второй ассоциативный блок памяти, одни из входов которого соединены с первым входом адресного блока памяти, блок управления, выходы кото.рого подключены к управляющим входам ассоциативных блоков памяти 12.1 о Недостатком этого устройства являетсято, что при отказах в двух н более разрядах ячейки адресного блока памяти полное сло.во необходимо запоминать в первом ассоциативном блоке. Это приводит к увеличе- нию объема первого ассоциативного блока и, следовательно, к усложнению устройства и снижению его информационной емкости,Цель изобретения - увеличение информационной емкости устройства.Поставленная цель достигается тем, что д устройство содержит коммутаторы н дешифратор, причем. входы первого .коммутатора подключены соответственно к первому вы.ходу дешифратора и к выходу адресногоблока памяти, а выходи - к другим входам,второго ассоциативного блока памяти, выходы которого соединены со входом дешифратора и одним из входов второго коммутатора, другой вход которого подключен ковторому выходу дешифратора, а выход -ко второму входу адресного блока памяти. фНа чертеже приведена блок-хема устройства.Устройство содержит первый ассоциативный блокпамяти, который состоит изфункциональной части 2 для памяти и аргументную часть 3 для запоминания адресаотказавшей ячейки памяти. Блок 1 имеетвыход 4. Устройство также содержит адресный блок 5 памяти, состоящий из адресного блока 6, накопителя 7, регистра 8слова и усилителей 9 записи - считывания, нблок 10 управления, первый 11 и второй 12коммутаторы, дешифратор 13, второй ассоциативный блок 14 памяти, Блок )4 содержит функциональную часть 15 для размещения содержимого отказавших разрядов,приэнаковую часть 16 для хранения номера фотказавшего разряда и аргументную часть17 для запоминания адресов отказавшихячеек адресного блока 5 памяти. Устройствоимеет вход 18, на который подается записываемое слово; выход 9, с которого снимается считываемое слово, н вход 20, накоторый подается код адреса,Одни из водов блока 14 соединены с первцм входом блока 5. Входы коммутатора11 подключены соответственно к первомувыходу дешнфратора 13 и к выходу блока 5, 31а выходы - к другим входам блока 14,выходы которого соединены со входом де.шифратора 13 и одним иэ входов коммутатора 12, другой вход которого подключенко второму выходу дешифратора 13, а вы.ход - ко второму входу блока 5,Устройство работает следущим образом,В пазах между внешними обращениямиблок 10 управления производит контрольисправности ячеек памяти блока 5, Приобнаружении неисправности в какой-либоячейке блок 10 управления определяет кратность ошибки.Если кратность ошибки меньше или равна т, где гп определяют из неравенствап 1(1 + 1 орп)и (п - количество разрядов слова, записываемого в адресный 4блок 5), то блок 10 управления дополнительно определяет номера отказавших разрядов ячейки блока 5. При этом адрес неисправной ячейки фиксируется в аргумент.ной части 17, а номера отказавших разрядов в приэнаковой части 1:6 ассоциативного блока 14.Если кратность ошибки больше пз, тоадрес неисправной ячейки записывают в аргументную часть 3 ассоциативного блока 1.Прн обценин к оперативному запоминаю-рщему устройству о адресу, установленномуна входе 17, происходит одновременное об.ращение как к блоку 5, так и к ассоциативным блокам 1 н 14. При выполнении операции записи данные со входа 18 заносят в регистр 8 слова и через усилители 9 считывания - записывают в накопитель 7 по адресу, зафиксированному в блоке 6. Если при ассоциативном .поиске. в блоке 1 обнаружен адрес обращения, данные с регистра 8 записывают в функциональную часть 2 блока , Если этот адрес обнаружен при ассоциативном поиске в блоке 14, то содержимое призна. ковой части 16 соответствующей ячейки блока 14 поступает на дешифратор 13, выходные сигналы которого подаются на один из входов коммутатора 1. Одновременно на другой вход коммутатора 11 с регистра слова 8 поступает записываемое слово. Разряды слова, соответствующие отказавшим разрядам ячейки блока 5, через коммутатор 1 записывают в функциальную часть15 блока 14.При выполнении операции чтения из оперативного запоминаюцего устройства происходит выборка содержимогоблоканарегистр 8. Одновременно происходит ассоциативный поиск в. блоках 1 и 14. Если в блокахи 14 такого адреса нет, значениеслова на регистре 8 является истинным ивыдается на выход 19. Если в блокеесть такой адрес, то содержимое ячейки блока, связанной с этим адресом, выдается на регистр 8 и далее на выход 19. Если такой адрес есть в блоке 14, то содержимое признаковой части 16 соответствуюц 1 ей ячейки блока 14 поступает на дешифратор 13, выходные сигналы которого подаются на вход коммутатора 12. Разряды слова, соответствующие отказавшим разрядам ячейки блока 5, через коммутатор 12 из функциональной части 5 блока 14 записывают в регистр слова 8. Правильное значение слова выдается на выход 19,Предлагаемое устройство по сравнению с известным позволяет при отказах 1 разрядов ( гп) ячейки адресного блока вместо п-разрядной ячейки ассоциативного блока испольэовать 1(1 + одз) разрядную ячейку ассоциативного блока. Это уменьц 1 ает объем ассоциативного блокаформула изобретенияОперативное запоминающее устройство с автономным контролем, содержащее адресный блок памяти, соединенный с первым ассоциативным блоком памяти, второй ассоциативный блок памяти, один из входов которого соединен с первым входом адрес. ного блока памяти, блок управления, выходы которого подключены к управляющим входам ассоциативных блоков памяти, отличаюиееся тем, что, с целью увеличения информационной емкости устройства, оно содержит коммутаторы н дешифратор, причем входы первого коммутатора подключены соответственно к первому выходу лешифра744738 го Тираж 66Ужтороа,ЦНИИПИ Заказ ЗВ 24/ Филиал ППП аПатентэ,ПоднисноПроектная, 4 5тора и к выходу адресного блока памяти, а выходы - к другим входам второго ассоциативного блока памяти, выходы которого соединены со входом дешифратора и одним из входов второго коммутатора, другой вход которого подключен ко второму выходу дешифратора, а выход - ко второму входу адресного блока памяти,6 Источники информации,принятые во внимание при экспертизе