Запоминающее устройство с коррекцией ошибок
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 744740
Авторы: Елисеев, Жаворонков, Ленкова
Текст
О П И С А Н И Е744740ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз СоветскихСоциалистическихРеспублик. КлС 29/00 оединением заявк Гесударстввва 1 х квв делам иавбретеил втхрытлй коИзобретенустройствам,Известнопамяти, блокоперационный относится к запомннающи строиство, содержащее бл контроля, блок управленн блок н генератор четностиНедостатком устройства являются боль-. шие аппаратурные затраты;. Наиболее близким техническим решением к предлагаемому является запоминающее устройство с коррекцией ошибок, содержащее. матричный накопитель, соединенный с регистром адреса и информационным регистром, выход которого подключен к первому входу блока контроля, логический блок, первый и второй входы которого подключены соответственно к выходам регистра адреса и информационного регистра, а выход соединен со входом генератора четности и информационным входом регистра адреса, формирователь запросов управления, вход которого подключен к выходу блока контроля и входу устройства, а выход соединен со входом блока управления, выход которого подключен к управляющим входам регистра адреса, информационного регистра. и лгчического блока 121. Недостатком этого устройства являетсяналичие сложных узлов управления реконфигурацией накопителя, а также необходимость иметь набор резервных модулей накопителя, подключаемых взамен отказавших, Кроме этого в этом устройстве после отказа какого-либо модуля накопителя пол.ностью теряется блок информации, расположенный в этом. модуле, поэтому требуется специальная разработка математнческо.го обеспечения, позволяющая организовать 1 О . контрольную точку (т. е. запомнить, например, на внешнем носителе всю существенную информацию о программе, выполняемой устройством) н выполнить переза.пуск программы с контрольной точки после обнаружения отказа.Иель изобретения - упрогцение устрой.ства.Поставленная цель достигается тем, чтоустройство содержит селектор, блок пораз.рядного сравнения, регистр четности столб.цов, элемент НЕ и дополнительный инфор мационный регистр, входы которого подкл о.чены соответственно к выходам операционного блока, информационного регистра и ге.нератора четности, а выход соединен с одиим иэ входов матричного накопителя и первым входом блока поразрядного сравнения, второй вход которого подключен к выходу селектора, входы селектора соединены соответственно с выходами информационного регистра и регистра четности столбцов, входы которого подключены к выходу блока поразрядного сравнения и входу устройства, который через элемент НЕ соединен со вторым входом блока контроля, выход регистра четности столбцов подключен к третьему входу логического блока, управляющие входы дополнительного информационного регистра, блока поразрядного сравнения и селектора .соединены с выходом блока управлейия.На чертеже изображена функциональная схема устройства.Устройство содержит матричный накопитель 1, информационный регистр 2, блок 3 контроля, селектор 4, дополнительный информационный регистр 5, логический блок 6, формирователь 7 запросов управления, блок 8 управления, регистр 9 адреса, регистр 10 четности столбцов, блок 11 поразрядного сравнения. генератор 12 четности, Устройство имеет вход 13, подключенный ко входу элемента 14 НЕ. Выход регистра 2 подключен к первому входу блока 3, Первый и второй входы блока 6 подключены соответственно к выходам регистров 9 и 2. Входы регистра 5 подключенйсоответственно к выходам блока 6, регистра 2 и генератора 12, а выход соединен с одним из входов накопителя 1 и первым входом блока 11, второй вход которого подключен к выходу селектора 4. Входы селектора 4 соединены соответственно с выходами регистров 2 и 10, Входы регистра 10 подключены к выходу блока 11 и входу устройства 13. Выход элемента 14 НЕ соединен со вторым входом блока 3. Выход регистра 10 подключен к третьему входу блока 6, Управляющие входы регистра 5, блока 11 и селектора 4 соединены с выходом блока 8,Устройство работает следующим обра эом.Накопительхранит Х-разрядные слова памяти, в которых размещаются команды программы и данные. Каждое слово памяти имеетеодин контрольный разряд, образованный суммированием по модулю 2 (и,последующим инвертированием результата) ин. формационных разрядов слова, т. е. физическая длина слова памяти равна Й +разрядов. Группе 1-ых разрядов (для= = 1, 2 х 1, М + 1) всех слов памяти приписан один контрольный разряд - разряд четности 1-ого столбца (если расположить слова и а м я ги в виде последовательности строк, где одно слово составляет строку, то 1-ый разряд всех слов представляет собой ый столбец), Все (Я + 1)-ые разряды четности столбцов сгруппированы в (х + 1)разрядный регистр 1 О, Каждый 1-ый разряд регистра О образуется суммированиемпо модулю 2 (с инвертированием результата) всех разрядов 1-го столбца.При запуске устройства на входе 13 вы% рабатывается сигнал сброса, приводящийустройство в исходное состояние, По этомусигналу все разряды регистра О принуди-.тельно устанавливаются в единичное состояние и формирователь 7 выдает в блок 8управления запрос на процедуру приведе.1 ф ния устройства в исходное состояние. Привыполнении этой процедуры содержимое накопителя 1 обнуляется и для каждого слова памяти формируется единичный контрольный разряд слова. Обнуление содержимогонакопителя 1 происходит в следующей последовательности: ) в блоке 6 подготавли-вается адрес очередного обнуляемого словапутем модификации адреса предыдущего сло.ва, находящегося в регистре 9 адреса; 2) промодифицированный адрес засылается в рефф гистр 9 и в регистр 2, из накопителя 1считывается очередное обнуляемое слово,,так как в прочитанном слове может оказаться ошибка, работа блока 3 контроля на время приведения в исходное состояние.забло-.кирована через элемент 14 НЕ сигналомсброса на входе 13; 3) в регистр 5 с выхода блока 6 заносится нулевая информацияв контрольный разряд регистра 5 заносит- .. ся содержимое генератора 12 четности;4) сформированное в регистре 5 нулевоефф слово с единичным контрольным разрядомзаписывается в накопитель 1; 5) шаги 1. - 4продолжаются до завершения обнуления всего накопителя 1, Б исходном состоянии всеслова памяти обнулены, контрольные раз 33ряды всех слов равны единице, в регистре10 все разряды равны единице.При записи в накопитель 1 произвольнойинформации по какому-либо адресу выполняются следующие действия,В регистр адреса 9 помещается адресячейки памяти, в которой выполняется запись н первоначальное содержимое записываемого слова считывается в регистр 2, В регистр 5 с выхода блока 6 заносится новая записываемая информация. Селектор 4 по сигналу из блока 8 управления передает на один из входов блока 11. содержимое регистра 2. На другой вход блока 11 поступает содержимое регистра записи 5. Если в какой-либо паре -ых разрядов регистра 2 (старые данные) н регистра 5 (новые даиные) обнаружено несравнение, на выходе 1-го разряда блока 1 вырабатывается сигнал переключения 1-го разряда регистра 10.Каждый разряд регистра 10 выполнен на триггере со счетным входом, изменяющем свое состояние по сигналу переключения данного разряда, который вырабатывается на .соответствующем выходе блока 11. Таким образом, модификация контрольного разряда столбца выполняется только в том случае, когда в соответствующий разряд ячей744740 5ки памяти записывается единица, а предыдущее состояние этого разряда было нулевым, или при записи нуля, если в разряде перед записью была единица. Регистр 10 сохраняет текущее состояние контрольных разрядов столбцов, изменяя состояние при любой модификации данных в накопителе 1.Если в процессе обработки данных послесчитывания очередного слова данных из накопителя 1 в регистр 2 блок 3 обнаруживает ошибку, в формирователь 7 выдается сигнал о наличии ошибки. Формирователь 7 возбуждает запрос, по которому блок управления 8 вырабатывает последовательность сигналов по обработке возникшей ошибки, Эта последовательность включает сохранение содержимого регистра адреса 9 (адрес ячейки, в которой обнаружена ошибка) в блоке 6 и считывание всех ячеек накопителяс параллельной модификацией содержимого регистра 10. Для обеспечения этой модификации в регистре 5 при выполнении чтения из накопителя 1 формируется нулевая информацияпоэтому на выход блока 11 выдается содержимое регистра 2. Каждый разряд регистра О при выполнении этой последовательности подсчитйвает контрольную сумму разрядов соответ ствуюц 1 его столбца. После очередной модификации регистра 10 информация, прочитанная в регистр 2, пересылается в регистр 5 и записывается в накопитель 1 по прежнему адресу, После считывания всех- слов накопителя 1 в регистре, 10 будет сформирована .контрольная сумма всех столбцов накопителя 1.Для определения типа возникшей ошибки содержимое регистра 10 передается на анализ в блок 6. При отсутствии ошибок или при наличии четного числа ошибок в одном и том же разряде нескольких слов все разряды регистра 10 равйц единицам.Так как подсчет четности столбцов выполняется только при обнаружении ошибки, такое сачтояние регистра 1 О говорит о наличии ошибки в одинаковом разряде четного числа слов. Одиночная ошибка приведет к :. тому, что контрольная сумма столбца, которому принадлежит разряд-с ошйбкой, ока- . жется нулевой. фориула изобретения Запоминающее устройство с коррекциейошибок. содержащее матричный накопитель, соединенный с регистром адреса и информационным регистром, выход которого под.ключен к первому входу блока контроля, логический блок, первый и второй входы которого подключены соответственна к выходам регистра адреса и информационного 40 регистра, а выход соединен со входом генератора четности и информационным входам регистра адреса, формирователь запросов управления, входы которого подключены к выходу блока контроля и входу устройства, а выход соединен со входом блока управления, выход которого подключен к управляющим входа м регистра адреса; информационного регистра и логического блока, отличающееся тем, что, с целью упрощения. устройства, оно содержит селектор, блок и поразрядного сравнения, регистр четностистолбцов, элемент НЕ и дополнительный ин-:.формационный регистр, входы которогд под- ключены соответственно к выходам логического блока, информационнога регистра и ге.55нератора четности, а выход соединен с одним из аходов матричного накопителя и пер:вым входом блока поразрядного сравнения,Все разряды регистра 10, за исключе-. нием одного, в этом случае являются единичными. Для исправления одиночной ошибки результирующее содержимое регистра 10 инвертируется. Инвертирование обеспечивается выдачей единиц во всех разрядах на вы- ход блока 11. Генерация единиц на выходе этого блока задается специальным управляющим сигналом, который вырабатывается бло ком 8 управления, После инвертирования в регистре 10 установлен в единицу только один, разряд, соответствующий сбойному разряду в слове памяти. Адрес ошибочного слова пересылается из блока 6 в регистр адреса 9, ошибочное слово вновь считывабется из накопителя 1 в регистр 2 и передается в регистр 5, Блок Ь управления выдает в селектор 4 управляющий сигнал, переключающий селектор 4 на выдачу. на выход содержимого регистра 1 О. На один из входов блока 11 передается содержимое регистра 5,(исправляемое слово), на.другой его вход - нулевое слово с единицей в том разряде, в котором произошла ошиб. каВ результате на выходе блока 11 формируется исправленное слово памяти, так как ошибочный разряд инвертируется. Регистр 10 сбрасывается по сигналу сброса из блока 8 управления и затем в него за. носится скорректированное слово,. После это.го скорректированное слово пересылается через блок 6 в регистр 5 и записывается по прежнему адресу в накопитель .Основным технико-экономическим. преимуществом изобретения является то, что при любой длине слова памяти избыточность накопителя составляет один двоичный разряд на слово, т. е. относительная избыточность накопителяК =- 100% = 3,03% (для слова дли 52+1ной 32 разряда);К = 8,4 100% = 1,54% (для слова длиной 64 разряда).По сравнению с известным относительная избыточность накопителя в предлагаемом устройстве уменьшается примерно на 12,8% для слова памяти длиной 32 разряда и на 8,4% для слова памяти длиной 64 разряда. второй вход которого подключен к выходу селектора, входы селектора соединены соат744740 вытель В. К ШуФр Соста РуТехред ичТирам,662осуларствеиного комитетаи изобретений и отирына, ЖЗ 5, Рву шская навтент, г. Ужгород, ул. аковКорректо Подиисно СССР нй Е. Пяян Редактор А. ДолнничЗаказ 3824/18ЦНИИПИпо дел11 ЗОЗ 5, МосФилиал 11 ПП Ф д. 45 роектнвя, 4ветственно с выходами информационного регистра и регистра четности столбцов, входы которого подключены к выходу блока по. разрядного сравнения и входу устройства, который через элемент НЕ соединен со вторым входом блока контроля, выход регистра четности столбцов подключен к третьему входу логического блока, упрзвляющие входы дополнительного информационного ре 8гистра, блока поразрядного сравнения и селектора соединены с выходом блока управ лени я.Источники информации,принятые во внимание при экспертизе . Патент США3803560, кл. 340 - 72,5, 974.2.Патент СШАЗб 48239, кл. 340 - 72.5, 972 (прототип).
СмотретьЗаявка
2602531, 10.04.1978
ПРЕДПРИЯТИЕ ПЯ М-5339
ЕЛИСЕЕВ АЛЕКСАНДР АЛЕКСАНДРОВИЧ, ЖАВОРОНКОВ ДМИТРИЙ БОРИСОВИЧ, ЛЕНКОВА ВАЛЕНТИНА МИРОНОВНА
МПК / Метки
МПК: G11C 29/00
Метки: запоминающее, коррекцией, ошибок
Опубликовано: 30.06.1980
Код ссылки
<a href="https://patents.su/4-744740-zapominayushhee-ustrojjstvo-s-korrekciejj-oshibok.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство с коррекцией ошибок</a>
Предыдущий патент: Устройство для контроля магнитных сердечников
Следующий патент: Паста для металлизации керамики
Случайный патент: Стенд для определения предударной скорости ударника пневмопробойника