Устройство для вычисления функций синуса и косинуса

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 11 4 С 06 Г 7/548 ИСА ИЗОБР НИЯ ЕЛЬСТВУ осинусаставляфунки по сокра ащ е ии режим тся примы сравьно ввеи ермутатоный ре1 ил. нта СУДАРСТВЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ К АВТОРСКОМУ СВИ(71) Институт проблем моделирования в энергетике АН УССР(56) Авторское свидетельство СССР к, кл. С 06 Р 7/548, 1971.Авторское свидетельство СССР В 1001093, кл. С 06 Р 7/548, 1982. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ФУНКЦИЙ СИНУСА И КОСИНУСА(57) Изобретение относится к области вычислительной техники и может быть использовано в различных моделирующих системах. Устройство позволяет .увеличить быстродействие при ЯО 1272331 увеличении функции синуса и кот совокупности чисел, предющих собой детерминированнуюцию, квантованную по уровнювремени, за счет введения слережима работы, что позволяеттить время вычисления, котороэтом случае пропорционально прнию аргумента. Поставленная цдостигается тем, что следящработы устройства обеспечиваменением трехпозиционной схенения, управляющей дополнителденными двумя группами элемеИСКЛЮЧАЮЩЕЕ ИЛИ, элементом Нром, обеспечивающим режим работы счетчика ар1272331 3Таблица 2 Значения величинна входах схемыср ав не ния1 Выход 0 а = Ь10 а ) Ъ а ( Ъ 0 Т а б л и ц а 1 Выход3 Вход2 Изобретение относится к вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управляющих системах, в системах моделирования с аппаратурной реализацией функций, в устройствах дискретной Обработки сигналов, везде, где необходимо вычислять значения синуса и косинуса от последовательности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени.Цель изобретения - увеличение быстродействия при вычислении значений синуса и косинуса от совокупности чисел, представляющих собои детерминированную функцию, квантованную по уровню и по времени.На чертеже представлена функциональная схема предлагаемого устройства для вычисления функций синуса и косинуса. Устройство содержит входы 1-3, генератор 4 импульсов, элемент И 5,коммутатор 6, реверсивный счетчик 7,схему 8 сравнения, первый 9 и второй10 элементы НЕ, первый 11 и второй12 регистры памяти, четыре умножители 13 - 16, первую 17 и вторую18 группы элементов ИСКЛЮЧАЮЩЕЕИЛИ, первый 19 и второй 20 сумматоры, выходы 21 и 22 устройства,Коммутатор б двухпозиционный выполнен по схеме , приведенной в табл. 1,О О О О а - значение величины на первомвходе схемы 8 сравнения;УсЬ - значение величины на второмвходе схемы 8 сравнения.20 Первый вход реверсивного счетчикаимпульсов является суммирующим,а второй - вычитающим.Первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, входящие в группы элемен тов 17 и 18, соединены поразрядно свыходами второго и третьего умножителей 14 и 15 соответственно, а вторые их входы соединены с выходомэлемента НЕ 10 и вторым выходом схеЗ 0 мы 8 сравнения соответственно. Третьи,входы сумматоров 19 и 20 соединеныс входами переноса в младший разряд.Предлагаемое устройство работаетследующим образом.В исходном состоянии реверсивныйсчетчик 7 импульсов и регистр 11памяти обнулены, а в регистр 12памяти записано значение равное "1"(связи установки в нуль реверсивно го счетчика 7 и регистра 11 памяти,а также установочные входы регистра12 с целью упрощения схемь не показаны). На вход 2 подается значениевеличины, равной сов 2 , где и - 45 разрядность кода аргумента Х, 2вес младшего разряда аргумента Х,а на вход 3 - значение здп 2 " . Вход1 предназначен для подачи на негокода аргумента Х (в исходном состоя нии на вход 1 поступает значениеХ=О).Схема 8 сравнения предназначенадля выработки потенциалов на сво,их выходах в соответствии стабл.2,Рассмотрим работу схемы устройства при поступлении на его вход 1 кода Х. При изменении состояния реверсивного счетчика 7 по заднему фронту и при записи информации в регистры11 и 12 памяти по переднему фронту синхроимпульсов, поступающих с гене331 1272 3ратора 4 импульсов, необходимым условием правильной работы устройстваявляется то, что изменение значенияаргумента Х должно быть непосредственно после заднего фронта синхроймпульсов. Таким образом, при поступлении на вход 1 устройства кодааргумента Х 1 после заднего фронтасинхроимпульса схема 8 сравнениявыработает в соответствии с табл, 2на своем первом выходе значение нуля, а на втором выходе - значениеединицы. В этом случае на выходеумножителя 13 появится значение,-равное 0 соя 2 = О, на выходе умно. 5жителя 14 - значение, равное 0яп 2= О, на выходе умножителя15 - значение, равное 1яи 2 ",на выходе умножителя 16 - значение- иравное 1 соя 2, На выходе сумматора 19 выработается значение, равное 0 + 1 фя 1 п 2 " = ваап 2 ", а навыходе сумматора 20 выработается значение, равное 0 + 1 соя 2 =соя 2которые по переднему фронту следующего синхроимпульса запишутся насоответствующие регистры 11 и 12памяти. При поступлении на суммирующий вход реверсивного счетчика 7заднего фронта импульсов счетчик 30перейдет в состояние, равное Х=00 001 = 2, где единица младше.го разряда равна весу младшего раз-ряда ар гуме нт а Х . На э том пе рвыйтакт работы предлагаемого устройст 35ва закончен.На втором такте на выходах умножителей 13-16 появятся значения вел чин яп 2 соя 2 ;я 1 п 2 ваап 2-и -и 40ваап 2соя 2; соя 2соя 2 соответственно, а на выходах сумматоров 19 и 20 соответственно следующиевеличины яж 2 " соя 2 + яп 2соя 2 " = яп 2 " ";яп 2 " яж 2 " ++ соя 2 " соя 2 =соя 2 ,так какна выходе группы элементов ИСКЛ 10 ЧАЮЩЕЕ ИЛИ 17 с учетом единицы на третьем входе сумматора 20 образовандополнительный код величины, снимаемой с умножителя 14. По переднемуфронту следующего синхроимпульсаполученные выражения на сумматорах19 и 20 запишутся в регистры 11 и12 памяти. При поступлении на суммирующий вход реверсивного счетчика7 заднего фронта синхроимпульса,счетчик перейдет в состояние Х),=00, 010 = 2. На этом второй такт работы предлагаемого устройства закончен.На последующих тактах работы устройство будет работать аналогично до тех пор, пока значение кода на реверсивном счетчике 7 не сравняется со значением кода аргумента на входе 1 устройства. В этом случае на первом выходе схемы 8 сравнения выработается значение, которое через элемент НЕ 9 перекроет поступление синхроимпульсов с элемента И 5 на вход коммутатора 6 и регистров 11 и 12 памяти. На последнем такте работы устройства в регистры памяти будут записаны значения яп Х и соя Х соответственно.При поступлении на вход 1 устройства нового значения схема будет работать в соответствии с описанным алгоритмом ее функционирования. Однако устанавливать схему в нулевое исходное состояние нет необходимости. Так, при поступлении нового значения Х 2 (например Х ( Х) на первом выходе схемы 8 сравнения выработается значение нуля, а на третьем выходе - значение единицы (в соответствии с табл. 2). Напервом такте нового этапа работы на выходах умножителей 13-16 образуются следующие значе - и ния величин яп Ксоя 2; я 1 п Хяп 2 ; соя Х ваап 2 ; соя Х1)соя 2 ", а на выходе сумматоров 19 и 20 соответственно следующие величины яп Хсоя 2 - соя Хяхп 2 яп (Х"); ваап Х яп 2 + соя Х у соя 2 и = сов (Х, так как на выходе группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 18 с учетом единицы на третьем входе сумматора 19 образован дополнительный код величины, снимаемой с умножителя 15. По переднему фронту синхроимпульса полученные величины на сумматорах 19 и 20 запишутся в регистры 11 и 12 памяти соответственно. При поступлении на вычитающий вход реверсивного счетчика 7 заднего фронта синхроимпульса счетчик перейдет в состояние Х = (Х -2 ). На2 2этом первый такт работы устройства закончен. В дальнейшем работы устройства аналогична до тех пор, пока на реверсивном счетчике 7 не образуется значение кода, численное равное новому значению кода аргумента Х, При этом на выходах регистров 11 и 12 памяти1272331 5будут записаны величины зы Х и соз Х соответственно. Количество тактов на втором этапе работы равно не величине аргумента Х,а разности Х -Х что выгодно отличает предлагагфемое устройство от известного, в котором количество тактов при Х 4 Х равно значению аргумента Х Формула изобретения Устройство для вычисления функций синуса и косинуса, содержащее четыре умножителя и два сумматора, выходы первого и четвертого умножителей соединены с входами первых слагаемых первого и второго сумматоров соответственно, о т л и ч а - ю щ е е с я тем, что, с целью повышения быстродействия при вычислении значений синуса и косинуса от совокупности чисел, представляющих собой детерминированную функцию, квантованную по уровню и по времени, устройство содержит две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, два регистра, реверсивный счетчик, генератор импульсов, элемент И, коммутатор, схему сравнения, два элемента НЕ, выход первого элемента НЕ соединен с первым входом элемента И, второй вход элемента И соединен с выходом генератора импульсов, выход элемента И подключен к информационному входу коммутатора, первый и второй выходы которого соединены :соответственно с суммирующим и вычитающим входами реверсивного счетчика, выход которого соединен с первым входом . схемы сравнения, второй вход схемы сравнения является входом кода арЬгумента, выходы "Больше" и "Равно"схемы сравнения соединены соответственно с входом первого элемента НЕ,с первым управляющим входом коммутатора, выход "Меньше" схемы сравнениясоединен с вторым входом второгоэлемента НЕ, вторым управляющим входом коммутатора, первыми входамиэлементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой 10 1 группы,входом переноса второго сумматора, выход второго элемента НЕ соединен с первыми входами элементовИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, входомпереноса первого сумматора, вторые 15 входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй групп соединены с выходами второго и третьего умножителей соответственно, выходы элементовИСКЛЮЧАЮЩЕЕ ИЛИ первой и второй 20 групп подключены к входам второгослагаемого второго и первого сумматоров соответственно, первый входначальных условий устройства соединен с первыми входами второго и 25 третьего умножителей, второй входначальных условий устройства соединен с первыми входами первого и четвертого умножителей, выход первогорегистра соединен с выходом функции 30 81 п Х устройства, со вторыми входами первого и второго умножителей,выход второго регистра соединен свыходом функции сов Х устройстваи со вторыми входами третьего и четвертого умножителей выходы первогои второго сумматоров соединены свходами записи информации первогои второго регистров соответственно,синхровходы регистров соединены свыходом элемента И.1272331 Редакт 671 Подписноетвенного комитета СССобретений и открытийа, Ж, Раушская наб 6339/48 Вак ТиражИИПИ Госудапо делам13035, Мос оизводственно-полиграфическое предприяти Ужгород, ул. Проект Составитель З.Шершнева