Патенты с меткой «двоично-десятичной»

Номер патента: 331382

Опубликовано: 01.01.1972

Авторы: Лаборатори, Технической

МПК: H03M 7/12

Метки: двоично-десятичной, двоичную, дроби, дробь, правильной, преобразования

...поступление стробирующих импульсов от датчика циклов по шине 10 в распределитель двоичных разрядов по их весам. Импульсы датчика циклов синхронизируют работу всего устройства с работой вычислительной машины. Блок 2 построен по принципу старт-стопного сдвигового регистра и выдает в регистр 1 с каждым циклом работы331.382 Предмет изобретения 15 Со:тавитель В, Игнатущенко Редактор Е. Гончар Текред Л. Евдонов Корректор Т. Бабакина Закан 1462 Изд.306 Т,и,раж 448 11 одпиеное ЦНИИПИ Коеаитета по делам иооб 1 аотен:0 и скрытий при Сонете Министров СО 1 Москва, Ж.35, Раушееая наб., д, 4/5Областная типография Костром.кого рправлення по печ;ли устройства опрашивающие импульсы для проверки наличия единиц в двоичных разрядах десятичной тетрады,...

Номер патента: 404077

Опубликовано: 01.01.1973

МПК: H03M 7/12

Метки: двоично-десятичной, двоичную, дроби, дробь, правильной

...число последовательно умножается па два (путем сдвига влево, т. е. в сторону старших разрядов) с выделением разрядов целой части, формирующих искомое двоичное число. При этом тететрады, которые больше или равны 5, перед сдвигом корректируются путем прибавления к ним числа 3.Устройство работает следующим образом.В линию 1 задержки последовательно (начиная со старшего разряда) или параллельно (старшим разрядом вперед) поступают двоично-десятичные разряды исходного числа А,А, = Ь 210 - ,где Ь - двоичная цифра (О или 1);Й - номер десятичного разряда правильной десятичной дроби после запятой;р - номер двоичного разряда двоично-десятичной тетрады.Одновременно в распределитель 5 импульсов поступает одиночный управляющий импульс по шине 7....

Номер патента: 466507

Опубликовано: 05.04.1975

Автор: Гармаш

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь, правильной, преобразования

...десятичной дроби в интеграторах 4, 5 и 6 образуется разность между удвоенным значением двоично-десятичного кода младшего разряда дроби и величиной двоичного эквивалента основания десятичной системы счисления. В зависимости от знака полученной разности на выходе интегратора 4 появляется либо величина приращения переменной интегрирования, равная 2-", либо нуль; на выходе интегратора 6 либо величина приращения переменной интегрирования, равная значению приращения с выхода интегратора 5, либо величина подынтегральной функции данного интегратора. С выхода интегратора 4 приращение поступает на вход интегратора 7, с выхода интегратора 6 - на третьи входы интеграторов 4, 5 и 6. В последующих шагах интегрирования цикла обработки младшего...

Номер патента: 741260

Опубликовано: 15.06.1980

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоично-десятичные, двоичную, двоичных, дроби, дробь, правильной, целых, чисел

...исходной дроби (или промежуточных результатов) в сторону старших разрядов (производится умножение на 2) и выделении целой части, представляющей собой искомую двоичную дробь, начинающуюся со старшего разряда. При этом те тетрады, кото 741260рые до сдвига больше или равны пяти,корректируются прибавлением кода 0011.Работа в этом режиме заключаетсяв следующем,Сигналом, поступающим по управляющей шине 1 запускается блок 2 5управления, вырабатывающий потенциюдесятичного преобразования и такты,необходимые для коррекции и сдвигаисходной информации (промежуточныхрезультатов), Одновременно по шинам10 десятичной информации записываетсяисходная двоично-десятичная дробь втетрады 8 сдвигающего регистра б,Приэтом тетрады 8 и одноразрядные сумматоры...

Номер патента: 752323

Опубликовано: 30.07.1980

Авторы: Омельченко, Станишевский

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...с поступившей тетрадой врегистре 9 адреса устанавливается адреснеобходимого двоичного эквивалента, поступающего из запоминающего устройства11. Допустим, что преобразуется тетра-да двоично-десятичного числа Т Тог-.да параллельный накапливающий сумматор17 хранит результат преобразования младших тетрад, В первом такте на регистр 6тертады поступает тетрада Т, . Парал- ФОлельный накапливающий сумматор 17 производит сдвиг на две позиции в сторонустарших разрядов хранящейся в нем информации. Из запоминающего устройства 3.811 поступает двоичный эквивалент вида2 (10)Во втором такте распределитель 10импульсов анализирует состояние первогои второго разряда регистра 6 тетрады ивырабатывает сигналы, управляющие иередачей выбранного двоичного...

Номер патента: 826335

Опубликовано: 30.04.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...тактовым входом накапливающего сумматора 8 для сдвига его содержимого на две позиции в сторону младших разрядов и тактовым входам счетчика 19, второй вход которого соединен единичным выходом элемента 8 памяти и вторым входом дешифратора 3. Вход 20 служит для подачи синхроимпульса на элемент И 21, второй вход которого соединен с нулевым выходом элемента 18 памяти. Выход элемента И 21 соединен с разрешающим входом формирователя 12. Второй выход делителя 13 частоты соединен со вторым тактовым входом на-капливающего сумматора 8 для сдвига его содержимого на две позиции в сторону старших разрядов. Первые выходы блока 22 памяти соединены с информационными входами первой, второй и третьей групп элементов И 5-7. Вторые выходы блока 22...

Номер патента: 860053

Опубликовано: 30.08.1981

Автор: Омельченко

МПК: G06F 5/02

Метки: двоично-десятичной, двоичную, дроби, дробь

...необходимые приведенные двоичные эквиваленты. В четвертом тактепроизводится образование прведенногодвоичного эквивалента 10 Р 2 - путемсдвига двоичного эквивалента, поступившего на вход сдвигателя 19, на 20величину, хранимую в регистре 16 двоичного порядка. Направление сдвигаопределяется знаковым разрядом последнего, Сдвигатель 19 конструктивновыполнен в виде нескольких ступеней, 25каждая иэ которых передает информацию либо со сдвигом, либо без сдвигав зависимости от того, нуль или единицу имеет соответствующий разряд регистра 16. В пятом такте первый дешиф ЗОратор 3 производит анализ состояниямладшей пары разрядов регистра 2тетрады и происходит передача приведенного двоичного эквивалента черезгруппу элементов И 4 на сумматор...

Номер патента: 991471

Опубликовано: 23.01.1983

Авторы: Абидов, Аскеров, Гахраманов

МПК: G08C 15/00, G08C 15/06

Метки: двоично-десятичной, информации, развертывания, сжатия

...об разом.В режиме сжатия информации в дво-. ично-десятичном коде 8421 из процессора 16 поступает в регистр 1, а в счетчик. 12 - длина кода в тетрадах, 40 .После этого процессор 16 заносит в регистр 14 код операции сжатия, и блок 15, получив данный код, выдает управляющий сигнал начала процес 450101 1001 0110 01114 4 4 Ф101 001110 111 Такое представление десятичного числа позволяет однозначно развертывать уплотненный код. При этом, если значен-.иее проверяемой тетрады в Хуз отлич но от нуля или единицы, то она представляется в коде 8421 беэ изменения с добавлением одного нуля слева. Если же значение проверяемой тетрады равно нулю или единице, то она пред ставляется в коде 8421 также без изменения, но с добавлением слева разряда Хуз,...

Номер патента: 1273919

Опубликовано: 30.11.1986

Автор: Гришко

МПК: G06F 7/50

Метки: двоично-десятичной, двоичной, системе, сложения, счисления

...системе счисления, содержащее первый и второй триггеры знаков, узел сравнения ЗО знаков, первый, второй и третий элементы ИЛИ первой группы, первый, второй, третий элементы И первой группы, первый элемент НЕ первой группы, перВую группу из ДВух дешифратороВ 35 нуля, причем первые входы первого и второго триггеров знака соединены с первыми разрядами знаков соответственно первого и второго операндов устройства, первый и второй входы узла сравнения знаков соединены с первыми выходами соответственно первого и второго триггеров знака, первый, второй, третий входы первого элемента ИЛИ первой группы соединены 5 соответственно с выходами первого, второго, третьего элементов И первой группы, отличающееся тем, что, с целью увеличения...

Номер патента: 1789980

Опубликовано: 23.01.1993

Авторы: Вдовиченко, Кишенский, Надобных, Христенко

МПК: G06F 7/50

Метки: двоично-десятичной, двоичной, системах, сложения, счисления

...двоичные представления операндов, Эти числа поступают в блок 8 (БФЗ), где определяется знак результата, а также на алгебраический сумматор 7, где производится определение алгебраической суммы операндов, Результат из блока 7 поступает на входы блоков 13 (БФД), в которых последовательным приближением формируется результат в выбранном двоично-десятичном коде, в том же, в котором представлены входные операнды. В зависимости от режима работы устройства двоичный или двоично-десятичный результат через элементы И групп 9 и 10 и группу элементов ИЛИ 11 поступает на информационный выход устройства.Рассмотрим работу устройства на примере, Пусть задан код типа "6-2-2-1" (таковы веса разрядов его декад). Эти веса в двоичном виде...